HYS72Txx0xxGR
Registered DDR2 SDRAM-Modules
INFINEON Technologies
10
2.04
Block Diagrams (cont’d)
2.3 One Rank 64M x 72 (512 MByte) DDR2 SDRAM DIMM Modules (x4 components)
HYS72T64001GR on Raw Card C
ODT0
RESET
RODT0 -> ODT : SDRAMsD0-D17
RS0
VSS
DQS0
DQS0
D0
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ3
DQ0
DQ1
DQ2
DQS1
DQS0
D1
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ11
DQ8
DQ9
DQ10
DQS2
DQS2
D2
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
DQ19
DQ16
DQ17
DQS3
DQS3
D3
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ27
DQ24
DQ25
DQS4
D4
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ35
DQ32
DQ34
DQS5
DQS5
D5
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ43
DQ40
DQ41
DQ42
DQS6
DQS6
D6
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ51
DQ48
DQ49
DQ50
DQS7
DQS7
D7
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ59
DQ56
DQ58
DQS8
DQS8
D8
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
CB3
CB0
CB2
DQS9
DQS9
D9
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ7
DQ4
DQ5
DQ6
D10
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ15
DQ12
DQ13
DQ14
D11
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
DQ23
DQ20
DQ21
D12
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ31
DQ28
DQ29
D13
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ39
DQ36
DQ38
D14
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ47
DQ44
DQ45
DQ46
D15
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
DQ55
DQ52
DQ53
DQ54
D16
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 3
DQ63
DQ60
DQ62
D17
CS DQS
DQS
DM
I/O 0
I/O 1
I/O 2
I/O 3
CB7
CB4
CB6
DQS10
DQS10
DQS11
DQS11
DQS12
DQS12
DQS13
DQS13
DQS14
DQS14
DQS15
DQS15
DQS16
DQS16
DQS17
DQS17
DQ-to-I/O wiring may be changed within per nibble
Unless otherwise noted, resistor values are 22 Ohms
*) CS0 connects to DCS of Register 1 and CSR of Register 2,
CSR of Register 1 and DCS of Register 2 connects to VDD
**) RESET, PCK7 and PCK7 connet to both Registers.
Other signals connect to one of two Registers.
A0
Serial PD
A1
A2
SA0 SA1 SA2
SCL
SDA
WP
VDD,
VREF
VSS
D0 - D17
VDDQ
VDDSPD
Serial PD
D0 - D17
D0 - D17
CK 0
CK 0
P
L
L
PCK0-PCK6,
PCK8,PCK9
CK : SDRAMs D0-D17
CK : SDRAMs D0-D17
RESET
OE
PCK7 -> CK : Register
PCK7
> CK : Register
PCK0-PCK6,
PCK8,PCK9
CKE0
RCKE0 -> CKE :SDRAMs
BA0-BA1
A0 -A12
RAS
CAS
WE
1:2
R
E
G
I
S
T
E
R
RBA0 -RBA1 -> BA0-BA1 : SDRAMs
RA0 -RA12-> A0 -A12: SDRAMs
RRAS -> RAS : SDRAMs
RCAS -> C AS: SDRAMs
RW E -> WE: SDRAMs
CS0 *
RS0 -> C S : SDRAMs D0-D17
D0-D17
D0-D17
D0-D17
D0-D17
D0-D17
PCK7
PCK7
RST