參數(shù)資料
型號： ICS932S208YFLF-T
英文描述： Programmable Timing Control Hub⑩ for Next Gen P4⑩ processor
中文描述： 可編程定時控制中心⑩處理器的下一代?、?/td>
文件頁數(shù)： 1/14頁
文件大?。?/td> 105K
代理商： ICS932S208YFLF-T
Integrated
Circuit
Systems, Inc.
ICS932S202
0600A—08/04/03
Block Diagram
Frequency Timing Generator for Differential PIII Type
Dual-CPU Systems
Pin Configuration
48-pin SSOP
*120K ohm pull-up to VDD on indicated inputs.
Recommended Application:
Serverwork HE-T, HE-SL & LE-T Chipsets
Output Features:
2 - CPUs @ 2.5V, up to 180MHz
2 - CPU chipset @ 2.5V, up to 180MHz
3 - IOAPIC @ 2.5V
3 - 3V66MHz @ 3.3V
11 - PCIs @ 3.3V
1 - 48MHz, @ 3.3V fixed
1 - 24/48MHz, @ 3.3V
2 - REF @ 3.3V
Features:
Up to 180MHz frequency support
Support power management: Power down Mode
from I
2
C programming.
Spread spectrum for EMI control
± 0.25% center spread).
Uses external 14.318MHz crystal
5 - FS pins for frequency select
SEL24_48#
PLL2
PLL1
Spread
Spectrum
48MHz
24_48MHz
CPUCLK (1:0)
IOAPIC (2:0)
PCICLK (10:0)
CPU_CSCLK (1:0)
3V66 (2:0)
X1
X2
XTAL
OSC
CPU
DIVDER
IOAPIC
PCI
DIVDER
3V66
DIVDER
SDATA
SCLK
FS (4:0)
PD#
Control
Logic
Config.
Reg.
/ 2
REF (1:0)
GNDREF
REF0
*SEL24_48#/REF1
VDDREF
X1
X2
GNDPCI
*FS0/PCICLK0
*FS1/PCICLK1
VDDPCI
*FS2/PCICLK2
*FS3/PCICLK3
GNDPCI
PCICLK4
PCICLK5
VDDPCI
PCICLK6
PCICLK7
GNDPCI
PCICLK8
PCICLK9
PCICLK10
VDDPCI
PD#
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDLAPIC
IOAPIC0
IOAPIC1
GNDLAPIC
IOAPIC2
VDDLCPU
CPUCLK0
GNDLCPU
CPUCLK1
VDDLCPU
CPU_CSCLK0
CPU_CSCLK1
GNDLCPU
VDD66
3V66_0
3V66_1
3V66_2
GND66
SDATA
SCLK
VDD48
48MHz/FS4*
24_48MHz
GND48
Key Specifications:
CPU Output Jitter: <150ps
IOAPIC Output Jitter: <500ps
48MHz, 3V66, PCI Output Jitter: <500ps
Ref Output Jitter. <1000ps
CPU Output Skew: <175ps
IOAPIC Output Skew <250ps
PCI Output Skew: <500ps
3V66 Output Skew <250ps
CPU to 3V66 Output Offset: 0.8 - 1.8ns (typ =
1.3ns)
CPU to PCI Output Offset: 0.0 - 1.5ns (typ =
0.9ns)
CPU to IOAPIC Output Offset: 1.5 - 4.0ns (typ =
2.0ns)
相關(guān)PDF資料
PDF描述
ICS932S208YGLF-T Programmable Timing Control Hub⑩ for Next Gen P4⑩ processor
ICS932S203 Frequency Generator with 133MHz Differential CPU Clocks
ICS9341 133MHz Clock Generator and Integrated Buffer for PowerPC⑩
ICS9341yF 133MHz Clock Generator and Integrated Buffer for PowerPC⑩
ICS9342yF-T 133MHz Clock Generator and Integrated Buffer for PowerPC⑩
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS932S208YGLF-T 制造商:ICS 制造商全稱:ICS 功能描述:Programmable Timing Control Hub⑩ for Next Gen P4⑩ processor
ICS932S401EF 功能描述:IC TIMING CTRL HUB PROGR 56-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:TCH™ 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
ICS932S401EFLF 功能描述:IC TIMING CTRL HUB PROGR 56-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:TCH™ 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
ICS932S401EFLFT 功能描述:IC TIMING CTRL HUB PROGR 56-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:TCH™ 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
ICS932S401EFT 功能描述:IC TIMING CTRL HUB PROGR 56-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:TCH™ 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*