- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360784 > ICS93V855 DDR Phase Lock Loop Clock Driver PDF資料下載
參數(shù)資料
| 型號： | ICS93V855 |
| 英文描述： | DDR Phase Lock Loop Clock Driver |
| 中文描述： | 復(fù)員鎖相環(huán)時鐘驅(qū)動器 |
| 文件頁數(shù)： | 4/9頁 |
| 文件大小： | 66K |
| 代理商： | ICS93V855 |
4
ICS93V855
0497B—06/01/04
DC Electrical Characteristics
TA = 0°C to +85°C; Supply Voltage AVDD, VDD = 2.5 V +/- 0.2V (unless otherwise stated)
PARAMETER
SYMBOL
Supply Voltage
V
DDQ
, A
VDD
CLK_INT, CLK_INC, FB_INC,
FB_INT
CLK_INT, CLK_INC, FB_INC,
FB_INT
DC input signal voltage (note
1,2)
Differential input signal
voltage (note 3)
FB_INT
Differential output voltage
(note 3)
FB_INT
Output differential cross-
voltage (note 4)
Input differential cross-
voltage (note 4)
Operating free-air
temperature
Notes:
1
2
3
Differential input signal voltage specifies the differential voltage [VTR-VCP] required for switching,
where VTR is the true input level and VCP is the complementary input level.
Differential cross-point voltage is expected to track variations of VDD and is the voltage at which the
differential signal must be crossing.
CONDITIONS
MIN
2.3
TYP
2.5
MAX
2.7
UNITS
V
Low level input voltage
V
IL
0.4
V
DD
/2 - 0.18
V
High level input voltage
V
IH
V
DD
/2 + 0.18
2.1
V
V
IN
-0.3
V
DD
+ 0.3
V
V
ID
CLK_INT, CLK_INC, FB_INC,
0.36
V
DD
+ 0.6
V
V
OD
CLK_INT, CLK_INC, FB_INC,
0.7
V
DD
+ 0.6
V
V
OX
V
DD
/2 - 0.15
V
DD
/2 + 0.15
V
V
IX
V
DD
/2 - 0.2
V
DD
/2
V
DD
/2 + 0.2
V
T
A
0
85
°C
4
Unused inputs must be held high or low to prevent them from floating.
DC input signal voltage specifies the allowable DC excursion of differential input.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS93V850 | DDR Phase Lock Loop Clock Driver |
| ICS93V850YGT | DDR Phase Lock Loop Clock Driver |
| ICS93V857 | 2.5V Wide Range Frequency Clock Driver (33MHz - 233MHz) |
| ICS93V857YG-025T | 2.5V Wide Range Frequency Clock Driver (33MHz - 233MHz) |
| ICS93V857YG-125T | 2.5V Wide Range Frequency Clock Driver (33MHz - 233MHz) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93V855AG | 功能描述:IC DDR PLL CLOCK DRIVER 28-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| ICS93V855AGI | 功能描述:IC DDR PLL CLOCK DRIVER 28-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93V855AGIT | 功能描述:IC DDR PLL CLOCK DRIVER 28-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93V855AGLF | 功能描述:IC DDR PLL CLOCK DRIVER 28-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93V855AGLFT | 功能描述:IC DDR PLL CLOCK DRIVER 28-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。