參數(shù)資料
型號(hào)： ICSSSTUBF32866A
英文描述： 25-Bit Configurable Registered Buffer for DDR2
中文描述： 25位可配置的注冊(cè)緩沖DDR2內(nèi)存
文件頁數(shù)： 13/28頁
文件大?。?/td> 308K
代理商： ICSSSTUBF32866A
13
ICSSSTUBF32866A
Advance Information
1240—07/17/06
2. Device standard (cont'd)
CK
D1D14
RST
tsu
tpd
CK to PPO
th
tsu
th
tpdm, tpdmss
CK to Q
DCS
CSR
CK
Q1Q14
PAR_IN
n
n + 1
n + 2
PPO
n + 3
n + 4
tPHL
CK to QERR
QERR#
(not used)
tPHL, tPLH
CK to QERR
tact
H, L, or X
H or L
Data to QERR#
Latency
Figure 12 — Timing diagram for the first SSTU32866 (1:2 register-A configuration) device used in
pair; C0=0, C1=1; RST switches from L to H
After RST is switched from low to high, all data and PAIR_IN inputs signals must be set and held low for a minimum time of t
max, to avoid false error
If the data is clocked in on the n clock pulse, the QERR output signal will be generated on the n+1 clock pulse, and it will be valid on
the n+2 clock pulse.
ACT
相關(guān)PDF資料
PDF描述
ICSSSTUBF32866Az(LF)T 25-Bit Configurable Registered Buffer for DDR2
ICSSSTUF32864A 25-Bit Configurable Registered Buffer for DDR2
ICSSSTUF32864AYHLF-T 25-Bit Configurable Registered Buffer for DDR2
ICSSSTV16857CG-T DDR 14-Bit Registered Buffer
ICSSSTV16857yG-T DDR 14-Bit Registered Buffer
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICSSSTUBF32866AZ(LF)T 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2
ICSSSTUF32864A 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2
ICSSSTUF32864AYHLF-T 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2
ICSSSTV16857 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
ICSSSTV16857CG-T 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*