- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360788 > ICSSSTUBF32866A 25-Bit Configurable Registered Buffer for DDR2 PDF資料下載
參數(shù)資料
| 型號： | ICSSSTUBF32866A |
| 英文描述： | 25-Bit Configurable Registered Buffer for DDR2 |
| 中文描述： | 25位可配置的注冊緩沖DDR2內(nèi)存 |
| 文件頁數(shù)： | 15/28頁 |
| 文件大?。?/td> | 308K |
| 代理商： | ICSSSTUBF32866A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
15
ICSSSTUBF32866A
Advance Information
1240—07/17/06
2. Device standard (cont'd)
from high to low, all data and clock inputs signals must be held at valid logic levels (not floating) for a
minimum time of t
INACT
max
CK
D1D14
RST#
DCS#
CSR#
CK#
Q1Q14
PAR_IN
PPO
QERR#
(not used)
tinact
tRPHL
RST# to Q
tRPHL
RST# to PPO
tRPLH
RST# to QERR#
H, L, or X
H or L
After
is switched
RST#
Figure 14 — Timing diagram for the first SSTU32866 (1:2 register-A configuration) device used in
pair; C0=0, C1=1; RST# switches from H to L
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICSSSTUBF32866Az(LF)T | 25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864A | 25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864AYHLF-T | 25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTV16857CG-T | DDR 14-Bit Registered Buffer |
| ICSSSTV16857yG-T | DDR 14-Bit Registered Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICSSSTUBF32866AZ(LF)T | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864A | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864AYHLF-T | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTV16857 | 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer |
| ICSSSTV16857CG-T | 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復。