參數(shù)資料
型號(hào)： IDT723651L15PQF
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 11/21頁(yè)
文件大小： 0K
描述： IC FIFO SYNC 2048X36 132QFP
標(biāo)準(zhǔn)包裝： 36
系列： 7200
功能： 同步
存儲(chǔ)容量： 72K（2K x 36）
數(shù)據(jù)速率： 67MHz
訪問(wèn)時(shí)間： 15ns
電源電壓： 4.5 V ~ 5.5 V
工作溫度： 0°C ~ 70°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 132-BQFP 緩沖式
供應(yīng)商設(shè)備封裝： 132-PQFP（24.13x24.13）
包裝： 托盤(pán)
其它名稱(chēng)： 723651L15PQF
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
IDT723631/723641/723651 CMOS SyncFIFO
512 x 36, 1,024 x 36 and 2,048 x 36
19
Figure 17. Block Diagram of 512 x 36, 1,024 x 36, 2,048 x 36 Synchronous FIFO Memory with
Programmable Flags used in Depth Expansion Configuration
NOTES:
1. Mailbox feature is not supported in depth expansion applications. (MBA + MBB tie to GND)
2. Transfer clock should be set either to the Write Port Clock (CLKA) or the Read Port Clock (CLKB), whichever is faster.
3. Retransmit feature is not supported in depth expansion applications.
4. The amount of time it takes for OR of the last FIFO in the chain to go HIGH (i.e. valid data to appear on the last FIFO’s outputs) after a word has been written to the first FIFO is the
sum of the delays for each individual FIFO: (N - 1)*(4*transfer clock) + 3*TRCLK, where N is the number of FIFOs in the expansion and TRCLK is the CLKB period.
5. The amount of time is takes for IR of the first FIFO in the chain to go HIGH after a word has been read from the last FIFO is the sum of the delays for each individual FIFO:
(N - 1)*(3*transfer clock) + 2*TWCLK, where N is the number of FIFOs in the expansion and TWCLK is the CLKA period.
Figure 16. Timing for
Mail2
Mail2 Register and MBF2
MBF2
MBF2 Flag
3023 drw19
CLKB
ENB
B0 - B35
MBB
CSB
W/RB
CLKA
MBF2
CSA
MBA
ENA
A0 - A35
W/RA
W1
tENS2
tENH2
tDS
tDH
tPMF
tENS1
tENH1
tDIS
tEN
tPMR
W1 (Remains valid in Mail2 Register after read)
tENS2
tENH2
tENS2
tENH2
tENS2
tENH2
DATA IN (Dn)
READ CLOCK (CLKB)
READ ENABLE (ENB)
OUTPUT READY (OR)
CHIP SELECT (CSB)
DATA OUT (Qn)
TRANSFER CLOCK
3023 drw20
IDT
723631
723641
723651
VCC
WRITE
READ
A0-A35
MBA
CHIP SELECT (CSA)
WRITESELECT(W/RA)
WRITE ENABLE (ENA)
ALMOST-FULL FLAG (AF)
INPUT READY (IR)
WRITE CLOCK (CLKA)
CLKB
OR
ENB
CSB
B0-B35
W/RB
MBB
CLKA
ENA
IR
CSA
MBA
A0-A35
W/RA
READSELECT(W/RB)
ALMOST-EMPTY FLAG (AE)
B0-B35
MBB
n
Qn
Dn
VCC
IDT
723631
723641
723651
相關(guān)PDF資料
PDF描述
MS27467T23B53PD CONN PLUG 53POS STRAIGHT W/PINS
VE-21K-CU-B1 CONVERTER MOD DC/DC 40V 200W
VI-214-CU-B1 CONVERTER MOD DC/DC 48V 200W
VI-21K-CU-B1 CONVERTER MOD DC/DC 40V 200W
IDT723651L20PFI IC FIFO SYNC 2048X36 120QFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT723651L20PF 功能描述:IC FIFO SYNC 2048X36 120QFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問(wèn)時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱(chēng):74F433
IDT723651L20PF8 功能描述:IC FIFO SYNC 2048X36 120QFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
IDT723651L20PFGI 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 2048X36 120QFP
IDT723651L20PFGI8 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 2048X36 120QFP
IDT723651L20PFI 功能描述:IC FIFO SYNC 2048X36 120QFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問(wèn)時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱(chēng):74F433
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*