- 您現在的位置：買賣IC網 > PDF目錄377429 > IDT72T54262 (Integrated Device Technology, Inc.) 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS PDF資料下載
參數資料
| 型號： | IDT72T54262 |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS |
| 中文描述： | 2.5V的四/雙TeraSync⑩復員/特別提款權先進先出× 10的四雙FIFO或x10/x20先進先出配置 |
| 文件頁數： | 35/56頁 |
| 文件大?。?/td> | 555K |
| 代理商： | IDT72T54262 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
35
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72T54242/72T54252/72T54262 2.5V QUAD/DUAL TeraSync
DDR/SDR FIFO
32K x 10 x 4/16K x 20 x 2, 64K x 10 x 4/32K x 20 x 2 and 128K x 10 x 4/64K x 20 x 2
MARCH 22, 2005
Figure 12. Write Cycle and Full Flag Timing (Quad mode, IDT Standard mode, SDR to SDR)
NOTES:
1. The timng diagramshown is for FIFO0. FIFO1-3 exhibits the same behavior.
2. t
SKEW1
is the mnimumtime between a rising RCLK0 edge and a rising WCLK0 edge to guarantee that
FF
0 will go HIGH (after one WCLK0 cycle plus t
WFF
). If the time between
the rising edge of the RCLK0 and the rising edge of the WCLK0 is less than t
SKEW1
, then the
FF
0 deassertion may be delayed one extra WCLK0 cycle. (See Table 6 - T
SKEW
measurement).
3.
OE
0 = LOW, and
WCS
0 = LOW.
4. WCLK0 must be free running for
FF
0 to update.
5.
MD
IW
OW
WDDR
RDDR
FWFT/SI
1
D/C
D/C
0
0
0
D[9:0]
WEN
0
RCLK0
REN
0
t
ENH
t
ENH
Q[9:0]
DATA READ
NEXT DATA READ
t
SKEW1
(2)
6158 drw17
WCLK0
NO WRITE
1
2
1
2
NO WRITE
t
WFF
t
A
t
ENS
t
ENS
(2)
t
DS
t
A
W
X
t
DH
t
CLK
t
CLKH
FF
0
RCS
0
t
ENS
t
RCSLZ
t
WFF
t
SKEW1
t
CLKL
W
X+1
t
WFF
t
WFF
t
DS
t
DH
相關PDF資料 |
PDF描述 |
|---|---|
| IDT72V261LA | 3.3 VOLT CMOS SuperSync FIFO |
| IDT72V85L15PAG | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L15PAGI | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L20PAG | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L20PAGI | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT72T54262L5BB | 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T54262L5BBG | 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T54262L6-7BB | 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T54262L6-7BBI | 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T55248L5BB | 功能描述:IC CTRL QUADMUX FLOW 324-BGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- 類型:調幀器 應用:數據傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應商設備封裝:400-PBGA（27x27） 包裝:散裝 |
發(fā)布緊急采購，3分鐘左右您將得到回復。