IDT72V205/72V215/72V225/72V235/72V245 3.3V CMOS SyncFIFOTM 256 x 18, 512 x 18, 1,024 x 18, 2,048 x 1" />
參數(shù)資料
型號(hào)： IDT72V235L15PFI
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 9/25頁
文件大?。?/td> 0K
描述： IC FIFO SYNC 2048X18 15NS 64TQFP
標(biāo)準(zhǔn)包裝： 90
系列： 72V
功能： 同步
存儲(chǔ)容量： 36.8K（2K x 18）
數(shù)據(jù)速率： 67MHz
訪問時(shí)間： 15ns
電源電壓： 3 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-LQFP
供應(yīng)商設(shè)備封裝： 64-TQFP（14x14）
包裝： 托盤
其它名稱： 72V235L15PFI
17
IDT72V205/72V215/72V225/72V235/72V245 3.3V CMOS SyncFIFOTM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
MARCH 2013
Figure
20.
Write
Timing
with
Synchronous
Programmable
Flags
(FWFT
Mode)
NOTES:
1.
tSKEW1
is
the
minimum
time
between
a
rising
WCLK
edge
and
a
rising
RCLK
edge
for
OR
to
go
LOW
after
two
RCLK
cycles
plus
t
REF
.If
the
time
between
the
rising
edge
of
WLCK
and
the
rising
edge
of
RCLK
is
less
than
t
SKEW1
,
then
the
OR
deassertion
may
be
delayed
one
extra
RCLK
cycle.
2.
tSKEW2
is
the
minimum
time
between
a
rising
WCLK
edge
and
a
rising
RCLK
edge
for
PAE
to
go
HIGH
during
the
current
clock
cycle.
If
the
time
between
the
rising
edge
of
WCLK
and
the
rising
edge
of
RCLK
is
less
tha
nt
SKEW2
,
then
the
PAE
deassertion
may
be
delayed
one
extra
RCLK
cycle.
3.
LD
=
HIGH,
OE
=
LOW
4.
n=
PAE
offset,
m
=
PAF
offset,
D
=
maximum
FIFO
depth
=
257
words
for
the
IDT72V205,
513
words
for
the
IDT72V215,
1,025
words
for
the
IDT72V225,
2,04
9words
for
the
IDT72V235
and
4,097
words
for
the
IDT72V245.
5.
Select
this
mode
by
setting
(
FL
,
RXI
,
WXI
)=
(1,0,1)
during
Reset.
W
1
W
2
W
4
W
[n
+2]
W
[D-m-1]
W
[D-m-2]
W
[D-1]
W
D
W
[n+3]
W
[n+4]
W
[D-m]
W
[D-m+1]
WCLK
WEN
D
0
-
D
17
RCLK
tDH
tDS
tENS
tSKEW1
REN
Q
0
-Q
17
PAF
HF
PAE
IR
tDS
tSKEW2
tA
tREF
OR
tPAES
tHF
tPAFS
tWFF
W
[D-m+2]
W
1
tENH
4294
drw
20
DATA
IN
OUTPUT
REGISTER
(2)
W
3
1
2
3
1
D-1
2
+1
]
[
W
D-1
+2
]
[
W
2
D-1
+3
]
[
W
2
相關(guān)PDF資料
PDF描述
MS3120E14-19PW CONN RCPT 19POS WALL MNT W/PINS
MS3120E14-19P CONN RCPT 19POS WALL MNT W/PINS
AD7870BQ IC ADC 12BIT SAMPLING 3V 24-CDIP
MS3108E20-27P CONN PLUG 14POS RT ANG W/PINS
IDT72V235L10PFG IC FIFO SYNC 2048X18 10NS 64TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT72V235L15PFI8 功能描述:IC FIFO SYNC 2048X18 15NS 64TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF
IDT72V235L15TF 功能描述:IC FIFO SYNC 2048X18 15NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF
IDT72V235L15TF8 功能描述:IC FIFO SYNC 2048X18 15NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF
IDT72V235L15TFGI 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 2048X18 15NS 64QFP
IDT72V235L15TFGI8 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 2048X18 15NS 64QFP
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*