參數(shù)資料
型號(hào): IDT74SSTUAE32866ABFG8
廠(chǎng)商: INTEGRATED DEVICE TECHNOLOGY INC
元件分類(lèi): 鎖存器
英文描述: SSTU SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PBGA96
封裝: GREEN, MO-205CC, LFBGA-96
文件頁(yè)數(shù): 4/31頁(yè)
文件大小: 639K
代理商: IDT74SSTUAE32866ABFG8
IDT74SSTUAE32866A
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
12
IDT74SSTUAE32866A
7120/4
Terminal Functions
Terminal Name
Electrical
Characteristics
Description
GND
Ground Input
Ground
VDD
1.5V nominal
Power Supply Voltage
VREF
0.75V nominal
Input Reference Clock
ZOH
Input
Reserved for future use
ZOL
Input
Reserved for future use
CLK
Differential Input
Positive Master Clock Input
CLK
Differential Input
Negative Master Clock Input
C0, C1
LVCMOS Input
Configuration Control Inputs
RESET
LVCMOS Input
Asynchronous Reset Input. Resets registers and disables VREF
data and clock differential-input receivers.
CSR, DCS
1.5V Input
Chip Select Inputs. Disables outputs D1 - D24 output switching
when both inputs are HIGH.
D1 - D25
1.5V Input
Data Input. Clocked in on the crossing of the rising edge of CLK
and the falling edge of CLK.
DODT
1.5V Input
The outputs of this register bit will not be suspended by the DCS
and CSR controls
DCKE
1.5V Input
The outputs of this register bit will not be suspended by the DCS
and CSR controls
Q1 - Q25
1.5V CMOS
Data Outputs that are suspended by the DCS and CSR controls
QCS
1.5V CMOS
Data Output that will not be suspended by the DCS and CSR
controls
QODT
1.5V CMOS
Data Output that will not be suspended by the DCS and CSR
controls
QCKE
1.5V CMOS
Data Output that will not be suspended by the DCS and CSR
controls
PPO
1.5V CMOS
Partial Parity Output. Indicates off parity of D1 - D25
PAR_IN
1.5V Input
Parity Input arrives one cycle after corresponding data input
QERR
Open Drain Output
Output Error bit, generated one cycle after the corresponding data
output
相關(guān)PDF資料
PDF描述
IDTCV132BPVG 200 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
IDTCV174CPAG8 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
IDTQS316211PA8 316211 SERIES, DUAL 12-BIT DRIVER, TRUE OUTPUT, PDSO56
IDTQS32X2384Q18 CBT/FST/QS/5C/B SERIES, DUAL 10-BIT DRIVER, TRUE OUTPUT, PDSO48
IDTQS33X257Q1G DUAL 12-BIT EXCHANGER, TRUE OUTPUT, PDSO48
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT74SSTUBF32865ABK 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32865ABK8 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32865ABKG 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32865ABKG8 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32866BBFG 功能描述:IC BUFFER 25BIT REG DDR2 96-BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)