- 您現在的位置：買賣IC網 > PDF目錄377488 > IDT82V3255DKG (INTEGRATED DEVICE TECHNOLOGY INC) WAN PLL PDF資料下載
參數資料
| 型號： | IDT82V3255DKG |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 通信及網絡 |
| 英文描述： | WAN PLL |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PQFP64 |
| 封裝： | GREEN, TQFP-64 |
| 文件頁數： | 30/127頁 |
| 文件大?。?/td> | 868K |
| 代理商： | IDT82V3255DKG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁
IDT82V3255
WAN PLL
Functional Description
30
June 19, 2006
The causes of Item 4, 9, 12, 15 - ‘the T0 selected input clock is
switched to another one’ - are: (The T0 selected input clock is disquali-
fied
AND
Another input clock is switched to)
OR
(In Revertive switch, a
qualified input clock with a higher priority is switched to)
OR
(The T0
selected input clock is switched to another one by External Fast selec-
tion or Forced selection).
Refer to
Table 14
for details about the input clock qualification for T0
path.
3.9.2
T4 SELECTED INPUT CLOCK VS. DPLL OPERATING
MODE
The T4 DPLL operating mode is controlled by the
T4_OPERATING_MODE[2:0] bits, as shown in
Table 17
:
When the operating mode is switched automatically, the operation of
the internal state machine is shown in
Figure 7
:
Figure 7. T4 Selected Input Clock vs. DPLL Automatic
Operating Mode
Notes to
Figure 7
:
1. Reset.
2. An input clock is selected.
3. (The T4 selected input clock is disqualified)
OR
(A qualified input
clock with a higher priority is switched to)
OR
(The T4 selected
input clock is switched to another one by Forced selection)
OR
(When T4 DPLL locks to the T0 DPLL output, the T4 selected
input clock is switched by setting the T0_FOR_T4 bit).
4. An input clock is selected.
5. No input clock is selected.
Refer to
Table 14
for details about the input clock qualification for T4
path.
Table 17: T4 DPLL Operating Mode Control
T4_OPERATING_MODE[2:0]
T4 DPLL Operating Mode
000
001
010
100
Automatic
Forced - Free-Run
Forced - Holdover
Forced - Locked
2
Locked mode
Holdover
mode
Free-Run mode
1
3
4
5
Table 18: Related Bit / Register in Chapter 3.9
Bit
Register
Address
(Hex)
T0_OPERATING_MODE[2:0]
T4_OPERATING_MODE[2:0]
T0_DPLL_OPERATING_MOD
E[2:0]
T0_DPLL_LOCK
T0_OPERATING_MODE
1
T0_OPERATING_MODE
2
T0_FOR_T4
T0_OPERATING_MODE_CNFG
T4_OPERATING_MODE_CNFG
53
54
OPERATING_STS
52
INTERRUPTS2_STS
0E
INTERRUPTS2_ENABLE_CNFG
T4_INPUT_SEL_CNFG
11
51
相關PDF資料 |
PDF描述 |
|---|---|
| IDT82V3255TF | WAN PLL |
| IDT82V3255TFG | WAN PLL |
| IDT82V3280 | WAN PLL |
| IDT82V3280DQ | WAN PLL |
| IDT82V3280DQG | WAN PLL |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT82V3255DKG8 | 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數:- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| IDT82V3255EDGBLANK | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3255TF | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3255TFBLANK | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3255TFG | 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數:- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
發(fā)布緊急采購，3分鐘左右您將得到回復。