- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360859 > IMST425J17S Peripheral IC PDF資料下載
參數(shù)資料
| 型號： | IMST425J17S |
| 英文描述： | Peripheral IC |
| 中文描述： | 外圍芯片 |
| 文件頁數(shù)： | 47/74頁 |
| 文件大?。?/td> | 563K |
| 代理商： | IMST425J17S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
8 Electrical specifications
/ 74
47
90%
10%
TDf
90%
10%
TQf
90%
10%
TDr
90%
10%
TQr
Figure 8.3
IMS T400 input and output edge timing
1.5 V
TS0LaX
90%
10%
Figure 8.4
IMS T400 tristate timing relative to
notMemS0
10
20
30
40
Load capacitance pF
Link
60
80
100
Time
ns
Rise time
Fall time
10
20
30
40
Load capacitance pF
EMI
60
80
100
Time
ns
Rise time
Fall time
Skew
1
Notes
1 Skewismeasured between
ProcClockOut
with a loadof2 Schottky TTLinputs and30pF
and
notMemS0
with a load of 2 Schottky TTL inputs and varying capacitance.
Figure 8.5
Typical rise/fall times
相關PDF資料 |
PDF描述 |
|---|---|
| IMST425-J17S | 32-Bit Microprocessor |
| IMST425J20S | Peripheral IC |
| IMST425-J20S | 32-Bit Microprocessor |
| IMST425-J25S | 32-Bit Microprocessor |
| IMST425-X25S | 32-Bit Microprocessor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IMST425-J17S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST425J20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| IMST425-J20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST425-J25S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST425-X25S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復。