- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄19841 > ISPLSI 1032EA-100LT100 (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 10NS 100TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 1032EA-100LT100 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 15/16頁(yè) |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 64I/O 10NS 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispLSI® 1000EA |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 32 |
| 門(mén)數(shù)： | 6000 |
| 輸入/輸出數(shù)： | 64 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤(pán) |
| 其它名稱(chēng)： | ISPLSI1032EA-100LT100 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)當(dāng)前第15頁(yè)第16頁(yè)
8
Specifications ispLSI 1032EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
USE
1032EA-200
FOR
NEW
DESIGNS
GRP Delay, 32 GLB Loads
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1032EA
v.2.4
Inputs
UNITS
-170
MIN.
MAX.
DESCRIPTION
#
2
PARAM.
22 I/O Register Bypass
ns
tiolat
23 I/O Latch Delay
ns
tgrp32
33
ns
GLB
t1ptxor
36 1 ProductTerm/XOR Path Delay
ns
t20ptxor 37 20 Product Term/XOR Path Delay
ns
txoradj
38 XOR Adjacent Path Delay
ns
tgbp
39 GLB Register Bypass Delay
ns
tgsu
40 GLB Register Setup Time before Clock
ns
tgh
41 GLB Register Hold Time after Clock
ns
tgco
42 GLB Register Clock to Output Delay
ns
3
tgro
43 GLB Register Reset to Output Delay
ns
tptre
44 GLB Product Term Reset to Register Delay
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
ns
tptck
46 GLB Product Term Clock Delay
ns
ORP
GRP
t4ptbpc 34 4 ProductTerm Bypass Path Delay (Combinatorial)
ns
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
ns
torp
48 ORP Delay
ns
torpbp
49 ORP Bypass Delay
ns
tiosu
24 I/O Register Setup Time before Clock
ns
tioh
25 I/O Register Hold Time after Clock
ns
tioco
26 I/O Register Clock to Out Delay
ns
tior
27 I/O Register Reset to Out Delay
ns
tdin
28 Dedicated Input Delay
ns
tgrp16
32 GRP Delay, 16 GLB Loads
ns
tgrp8
31 GRP Delay, 8 GLB Loads
ns
tgrp4
30 GRP Delay, 4 GLB Loads
ns
tgrp1
29 GRP Delay, 1 GLB Load
ns
-200
—
0.2
1.0
1.5
—
3.0
0.0
—
0.3
4.0
2.9
1.9
0.6
1.4
3.8
2.5
2.1
1.7
1.8
—
2.5
0.8
0.1
—
4.0
1.1
2.1
1.7
1.5
1.3
—
0.3
2.0
1.7
—
3.0
0.0
—
0.3
4.0
3.0
2.3
2.2
1.0
1.4
4.7
2.7
3.6
2.1
2.0
—
2.7
tgfb
47 GLB Feedback Delay
ns
—
0.0
—
0.3
1.0
0.1
—
4.6
1.8
2.2
1.8
1.6
1.4
Internal Timing Parameters1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-27N-CY-F3 | CONVERTER MOD DC/DC 18.5V 50W |
| TAP104K050CRW | CAP TANT 0.1UF 50V 10% RADIAL |
| RW2-0515S/H2 | CONV DC/DC 2W 4.5-9VIN 15VOUT |
| VI-J1F-CW-B1 | CONVERTER MOD DC/DC 72V 100W |
| MAX8704EUB+T | IC REG LDO 1.5V/1.2V/ADJ 10-UMAX |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1032EA-100LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1032EA-125 | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032EA-125LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1032EA-170 | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1032EA-170LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。