- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19605 > ISPLSI 1048-50LQ (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 24NS 120PQFP PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 1048-50LQ |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 13/13頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 96I/O 24NS 120PQFP |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | ispLSI® 1000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 24.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 48 |
| 門數(shù)： | 8000 |
| 輸入/輸出數(shù)： | 96 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 120-BQFP |
| 供應(yīng)商設(shè)備封裝： | 120-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1048-50LQ |
Specifications ispLSI 1048
8
ispLSI 1048 Timing Model
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
Feedback
4 PT Bypass
20 PT
XOR Delays
Control
PTs
GRP
Loading
Delay
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP 4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#21 - 25
#27, 29,
30, 31, 32
#28
#33
#34, 35, 36
#51, 52,
53, 54
#42, 43,
44
#50
#45
#46
Reset
Ded. In
#26
#20
RST
#55
#37
#38, 39,
40, 41
#48, 49
#47
Derivations of
tsu, th and tco from the Product Term Clock1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
=
(#20 + #28 + #35) + (#38) - (#20 + #28 + #44)
5.5 ns = (3.0 + 3.0 + 7.5) + (1.5) - (3.0 + 3.0 + 3.5)
th
= Clock (max) + Reg h - Logic
=
(tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#20 + #28 + #44) + (#39) - (#20 + #28 + #35)
6.0 ns = (3.0 + 3.0 + 7.5) + (6.0) - (3.0 + 3.0 + 7.5)
tco
= Clock (max) + Reg co + Output
=
(tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
=
(#20 + #28 + #44) + (#40) + (#45 + #47)
22.5 ns = (3.0 + 3.0 +7.5) + (2.5) + (3.5 + 3.0)
Derivations of
tsu, th and tco from the Clock GLB1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
=
(#20 + #28 + #35) + (#38) - (#50 + #40 + #52)
6.5 ns = (3.0 + 3.0 + 7.5) + (1.5) - (5.0 + 2.5 + 1.0)
th
= Clock (max) + Reg h - Logic
=
(tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#50 + #40 + #52) + (#39) - (#20 + #28 + #35)
5.0 ns = (5.0 + 2.5 + 5.0) + (6.0) - (3.0 + 3.0 + 7.5)
tco
= Clock (max) + Reg co + Output
=
(tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
=
(#50 + #40 + #52) + (#40) + (#45 + #47)
21.5 ns = (5.0 + 2.5 + 5.0) + (2.5) + (3.5 + 3.0)
1. Calculations are based upon timing specifications for the ispLSI 1048-70.
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RCB100DHRR | CONN CARD EXTEND 200POS .050" |
| EEC13DRXH | CONN EDGECARD 26POS DIP .100 SLD |
| GEM22DRSN-S288 | CONN EDGECARD 44POS .156 EXTEND |
| REC3-4805SRW/H/B | CONV DC/DC 3W 36-72VIN 05VOUT |
| EEC06DRTI | CONN EDGECARD 12POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1048-50LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1048-50LQI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ispLSI1048-70LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1048-70LT | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI1048-80LQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。