- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄19716 > ISPLSI 1048E-50LTN (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 20NS 128TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 1048E-50LTN |
| 廠(chǎng)商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 16/17頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 96I/O 20NS 128TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispLSI® 1000E |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 20.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 48 |
| 門(mén)數(shù)： | 8000 |
| 輸入/輸出數(shù)： | 96 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 128-TQFP（14x14） |
| 包裝： | 托盤(pán) |
| 其它名稱(chēng)： | ISPLSI1048E-50LTN |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)
Specifications ispLSI 1048E
8
USE
ispLSI
1048EA
FOR
NEW
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036B/1048E
Inputs
UNITS
-70
MIN.
-50
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
22 I/O Register Bypass
–
0.7
ns
tiolat
23 I/O Latch Delay
–
4.7
ns
tgrp1
29 GRP Delay, 1 GLB Load
–
5.1
ns
GLB
t1ptxor
36 1 Product Term/XOR Path Delay
–
10.5
ns
t20ptxor
37 20 Product Term/XOR Path Delay
–
10.5
ns
txoradj
38 XOR Adjacent Path Delay
–
11.7
ns
tgbp
39 GLB Register Bypass Delay
–
2.2
ns
tgsu
40 GLB Register Setup Time before Clock
–
0.0
–
ns
tgh
41 GLB Register Hold Time after Clock
–
11.5
–
ns
tgco
42 GLB Register Clock to Output Delay
–
3.0
ns
3
tgro
43 GLB Register Reset to Output Delay
–
7.3
ns
tptre
44 GLB Product Term Reset to Register Delay
–
7.9
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
–
10.0
ns
tptck
46 GLB Product Term Clock Delay
6.9
8.3
ns
ORP
0.6
3.6
GRP
3.5
t4ptbpc
34 4 Product Term Bypass Path Delay (Combinatorial)
–
10.7
ns
8.4
9.4
1.6
8.5
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
–
9.2
ns
7.4
0.1
8.5
2.0
6.3
6.1
6.8
5.1
6.4
torp
47 ORP Delay
–
2.5
ns
torpbp
48 ORP Bypass Delay
–
0.0
ns
2.0
0.0
tiosu
24 I/O Register Setup Time before Clock
4.1
6.5
–
ns
–
tioh
25 I/O Register Hold Time after Clock
-0.6
-0.7
–
ns
–
tioco
26 I/O Register Clock to Out Delay
–
7.0
ns
6.0
tior
27 I/O Register Reset to Out Delay
–
7.0
ns
6.0
tdin
28 Dedicated Input Delay
–
6.1
ns
4.3
tgrp4
30 GRP Delay, 4 GLB Loads
–
5.4
ns
tgrp8
31 GRP Delay, 8 GLB Loads
–
5.8
ns
tgrp16
32 GRP Delay, 16 GLB Loads
–
6.6
ns
tgrp48
33 GRP Delay, 48 GLB Loads
–
9.8
ns
3.7
4.1
4.8
7.5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMA44DTAT | CONN EDGECARD 88POS R/A .125 SLD |
| 172-E09-103R011 | CONN DB9 MALE SOLDER CUP NKL |
| MIC39150-2.5BU TR | IC REG LDO 2.5V 1.5A TO-263 |
| 172-E09-102R011 | CONN DB9 MALE SOLDER CUP TIN |
| SGP400TZ | IC CTRLR PWM GREEN CM OTP SSOT6 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1048E-50LTN | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1048E50LTNI | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048E70LQ | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1048E-70LQ | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1048E70LQI | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。