Specifications ispLSI 1048EA 7 USE ispMA CH 4A5 FOR NEW 5V DESIGNS Internal Timing Parameters1 <" />
參數(shù)資料
型號： ISPLSI 1048EA-100LT128
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 12/14頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 10NS 128TQFP
標(biāo)準(zhǔn)包裝： 90
系列： ispLSI® 1000EA
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 48
門數(shù)： 8000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-LQFP
供應(yīng)商設(shè)備封裝： 128-TQFP（14x14）
包裝： 托盤
其它名稱： ISPLSI1048EA-100LT128
Specifications ispLSI 1048EA
7
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1048EA
v.2.0
Inputs
UNITS
DESCRIPTION
#
2
PARAMETER
22 I/O Register Bypass
ns
tiolat
23 I/O Latch Delay
ns
tgrp1
29 GRP Delay, 1 GLB Load
ns
GLB
t1ptxor
36 1 Product Term/XOR Path Delay
ns
t20ptxor
37 20 Product Term/XOR Path Delay
ns
txoradj
38 XOR Adjacent Path Delay
ns
tgbp
39 GLB Register Bypass Delay
ns
tgsu
40 GLB Register Setup Time before Clock
ns
tgh
41 GLB Register Hold Time after Clock
ns
tgco
42 GLB Register Clock to Output Delay
ns
3
tgro
43 GLB Register Reset to Output Delay
ns
tptre
44 GLB Product Term Reset to Register Delay
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
ns
tptck
46 GLB Product Term Clock Delay
tgfb
47 GLB Feedback Delay
ns
ORP
GRP
t4ptbpc
34 4 Product Term Bypass Path Delay (Combinatorial)
ns
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
ns
torp
48 ORP Delay
ns
torpbp
49 ORP Bypass Delay
ns
tiosu
24 I/O Register Setup Time before Clock
ns
tioh
25 I/O Register Hold Time after Clock
ns
tioco
26 I/O Register Clock to Out Delay
ns
tior
27 I/O Register Reset to Out Delay
ns
tdin
28 Dedicated Input Delay
ns
tgrp4
30 GRP Delay, 4 GLB Loads
ns
tgrp8
31 GRP Delay, 8 GLB Loads
ns
tgrp16
32 GRP Delay, 16 GLB Loads
ns
tgrp48
33 GRP Delay, 48 GLB Loads
ns
-100
MIN. MAX.
-170
MIN. MAX.
—
0.3
4.0
1.4
—
2.3
2.2
1.0
2.1
—
2.0
0.3
2.0
1.4
4.7
2.7
3.6
1.7
2.7
—
1.0
0.1
3.0
—
0.0
—
4.6
—
4.6
—
1.8
—
1.6
1.8
2.2
3.8
-125
MIN. MAX.
—
0.3
3.5
2.8
—
3.0
0.0
—
0.3
4.0
1.7
3.6
1.2
1.4
4.9
3.8
5.2
3.4
3.1
—
3.9
1.3
0.2
—
4.6
1.9
2.1
2.5
4.1
—
0.3
4.8
3.5
—
3.4
0.0
—
0.4
4.0
2.1
4.3
2.1
1.7
5.0
4.5
7.2
ns
—
0.1
—
0.6
—
1.4
4.9
—
4.7
1.4
0.4
—
5.0
2.2
2.3
2.5
2.9
4.5
相關(guān)PDF資料
PDF描述
MIC37252BR IC REG LDO ADJ 2.5A S-PAK-5
TCJA336M004R0300 CAP TANT 33UF 4V 20% 1206
M4A3-256/192-10FANC IC CPLD ISP 4A 256MC 256FPBGA
GA342D1XGF100JY02L CAP CER 10PF 250V 5% SL 1808
QBVW033A0B41-HZ CONVERTER DC/DC 12V 33A OUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI1048EA-100LT128 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048EA-125LQ128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-125LT128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-170LQ128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-170LT128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*