Specifications ispLSI 1048EA 9 USE ispMA CH 4A5 FOR NEW 5V DESIGNS GLB Reg Delay I/O Pin (Output) ORP Delay 0491/1048EA Feedback #47 Reg 4 PT B" />
參數(shù)資料
型號： ISPLSI 1048EA-100LT128
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 14/14頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 10NS 128TQFP
標準包裝： 90
系列： ispLSI® 1000EA
可編程類型： 系統(tǒng)內可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 48
門數(shù)： 8000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-LQFP
供應商設備封裝： 128-TQFP（14x14）
包裝： 托盤
其它名稱： ISPLSI1048EA-100LT128
Specifications ispLSI 1048EA
9
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
0491/1048EA
Feedback
#47
Reg 4 PT Bypass
20 PT
XOR Delays
Control
PTs
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#23 - 27
#30
#35
#34
Comb 4 PT Bypass
#36 - 38
#56 - 59
#44 - 46
#55
#54
#48
#49
Reset
Ded. In
GOE 0,1
#28
#22
RST
#60
#39
#40 - 43
#52, 53
#50, 51
GRP Loading
Delay
#29, 31 - 33
Derivations of
tsu, th and tco from the Product Term Clock1
=
tsu
Logic + Reg su - Clock (min)
(
tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
(#22 + #30 + #37) + (#40) - (#22 + #30 + #46)
(0.3 + 1.6 + 2.2) + (0.3) - (0.3 + 1.6 + 1.7)
0.8
2.5
7.9
1.3
2.0
7.4
=
th
Clock (max) + Reg h - Logic
(
tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
(#22 + #30 + #46) + (#41) - (#22 + #30 + #37)
(0.3 + 1.6 + 2.7) + (2.0) - (0.3 + 1.6 + 2.2)
=
tco
Clock (max) + Reg co + Output
(
tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
(#22 + #30 + #46) + (#42) + (#48 + #50)
(0.3 + 1.6 + 2.7) + (1.4) + (1.0 + 0.9)
Table 2-0042/1048EA
v.2.0
Derivations of
tsu, th and tco from the Clock GLB 1
=
tsu
Logic + Reg (setup) - Clock (min)
(
tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
(#22 + #30 + #37) + (#40) - (#55 + #42 + #57)
(0.3 + 1.6 + 2.2) + (0.3) - (0.9 + 1.4 + 0.8)
=
th
Clock (max) + Reg (hold) - Logic
(
tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
(#55 + #42 + #57) + (#41) - (#22 + #30 + #37)
(0.9 + 1.4 + 1.8) + (2.0) - (0.3 + 1.6 + 2.2)
=
tco
Clock (max) + Reg(clock-to-out) + Output
(
tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
(#55 + #42 + #57) + (#42) + (#48 + #50)
(0.9 + 1.4 + 1.8) + (1.4) + (1.0 + 0.9)
1. Calculations are based upon timing specifications for the ispLSI 1048EA-170.
ispLSI 1048EA Timing Model
相關PDF資料
PDF描述
MIC37252BR IC REG LDO ADJ 2.5A S-PAK-5
TCJA336M004R0300 CAP TANT 33UF 4V 20% 1206
M4A3-256/192-10FANC IC CPLD ISP 4A 256MC 256FPBGA
GA342D1XGF100JY02L CAP CER 10PF 250V 5% SL 1808
QBVW033A0B41-HZ CONVERTER DC/DC 12V 33A OUT
相關代理商/技術參數(shù)
參數(shù)描述
ISPLSI1048EA-100LT128 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048EA-125LQ128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-125LT128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-170LQ128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048EA-170LT128 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*