- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄9099 > ISPPAC-CLK5312S-01T48C (Lattice Semiconductor Corporation)IC BUFFER FANOUT ISP UNIV 48TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPPAC-CLK5312S-01T48C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 4/56頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC BUFFER FANOUT ISP UNIV 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | ispClock™ |
| 類型： | 時(shí)鐘發(fā)生器，扇出配送，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 輸出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12 |
| 差分 - 輸入:輸出： | 是/無(wú) |
| 頻率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/無(wú) |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)當(dāng)前第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)
Lattice Semiconductor
ispClock5300S Family Data Sheet
12
Timing Specications
Skew Matching
Programmable Skew Control
Control Functions
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tSKEW
Output-output Skew
Between any two identically congured and loaded
outputs regardless of bank.
—
100
ps
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tSKRANGE
Skew Control Range
1
Fine Skew Mode, fVCO = 160 MHz
—
2.73
—
ns
Fine Skew Mode, fVCO = 400 MHz
—
1.09
—
Coarse Skew Mode, fVCO = 160 MHz
—
5.46
—
Coarse Skew Mode, fVCO = 400 MHz
—
2.19
—
SKSTEPS
Skew Steps per Range
—
8
—
tSKSTEP
Skew Step Size
2
Fine Skew Mode, fVCO = 160 MHz
—
390
—
ps
Fine Skew Mode, fVCO = 400 MHz
—
156
—
Coarse Skew Mode, fVCO = 160 MHz
—
780
—
Coarse Skew Mode, fVCO = 400 MHz
—
312
—
tSKERR
Skew Time Error
3
Fine skew mode
—
30
—
ps
Coarse skew mode
—
50
—
1. Skew control range is a function of VCO frequency (fVCO). In ne skew mode TSKRANGE = 7/(16 x fVCO).
In coarse skew mode TSKRANGE = 7/(8 x fVCO).
2. Skew step size is a function of VCO frequency (fVCO). In ne skew mode TSKSTEP = 1/(16 x fVCO).
In coarse skew mode TSKSTEP = 1/(8 x fVCO).
3. Only applicable to outputs with non-zero skew settings.
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
tDIS/OE
Delay Time, OEX or OEY to Output Disabled/
Enabled
—10
20
ns
tPLL_RSTW
PLL RESET Pulse Width
1
1—
—
ms
tRSTW
Logic RESET Pulse Width
2
20
—
ns
RST_SLEW
Reset Signal Slew Rate
0.1
V/s
1. Will completely reset PLL.
2. Will only reset digital logic.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| X9400WV24-2.7T1 | IC XDCP QUAD 64-TAP 10K 24-TSSOP |
| VI-B7H-MY-F3 | CONVERTER MOD DC/DC 52V 50W |
| X9400WS24T1 | IC XDCP QUAD 64-TAP 10K 24-SOIC |
| VI-B7H-MY-F2 | CONVERTER MOD DC/DC 52V 50W |
| X9400WS24IT1 | IC XDCP QUAD 64-TAP 10K 24-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPPACCLK5312S-01T48C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ispPAC-CLK5312S-01T48I | 功能描述:時(shí)鐘驅(qū)動(dòng)器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End I RoHS:否 制造商:Micrel 乘法/除法因子:1:4 輸出類型:Differential 最大輸出頻率:4.2 GHz 電源電壓-最大: 電源電壓-最小:5 V 最大工作溫度:+ 85 C 封裝 / 箱體:SOIC-8 封裝:Reel |
| ISPPACCLK5312S-01T48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01T64C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5312S-01T64I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。