- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373129 > KFG1G16Q2M-DED (SAMSUNG SEMICONDUCTOR CO. LTD.) FLASH MEMORY PDF資料下載
參數(shù)資料
| 型號： | KFG1G16Q2M-DED |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | FLASH MEMORY |
| 中文描述： | 閃存 |
| 文件頁數(shù)： | 76/125頁 |
| 文件大?。?/td> | 1632K |
| 代理商： | KFG1G16Q2M-DED |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁
OneNAND1G(KFG1G16Q2M-DEB6)
FLASH MEMORY
76
OneNAND2G(KFH2G16Q2M-DEB6)
OneNAND4G(KFW4G16Q2M-DEB6)
Upon power up, the number of initial clock cycles from Valid Address (AVD) to initial data defaults to four clocks.
The number of clock cycles (n) which are inserted after the clock which is latching the address. The host can read the first data with
the (n+1)th rising edge.
The number of total initial access cycles is programmable from three to seven cycles. After the number of programmed burst clock
cycles is reached, the rising edge of the next clock cycle triggers the next burst data.
Four Clock Burst Read Latency (default condition)
3.7.3 Handshaking Operation
The handshaking feature allows the host system to simply monitor the RDY signal from the device to determine
when the initial word of burst data is ready to be read.
To set the number of initial cycles for optimal burst mode, the host should use the programmable burst read latency configuration (see
Section 2.8.19, "System Configuration1 Register").
The rising edge of RDY which is derived from one cycle ahead of data fetch clock indicates the initial word of valid burst data.
t
IAA
Hi-Z
CE
CLK
AVD
OE
RDY
≈
≈
t
RDYS
t
RDYA
DQ0:
DQ15
D6
D7
D0
D1
D2
D3
D7
D0
Hi-Z
≈
≈
≈
0
1
2
3
-1
t
BA
Rising edge of the clock cycle following last read latency
triggers next burst data
A0:
A15
Valid
Address
3.7.2.3 Programmable Burst Read Latency Operation
See Timing Diagrams 6.1 and 6.2
4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KFG1G16Q2M-DIB | FLASH MEMORY |
| KFG1G16Q2M-DID | FLASH MEMORY |
| KFG2816D1M-PID | OneNAND SPECIFICATION |
| KFG2816U1M-DEB | OneNAND SPECIFICATION |
| KFG2816U1M-DED | OneNAND SPECIFICATION |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KFG1G16Q2M-DED5 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:FLASH MEMORY(54MHz) |
| KFG1G16Q2M-DED6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:FLASH MEMORY(54MHz) |
| KFG1G16Q2M-DIB | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:FLASH MEMORY |
| KFG1G16Q2M-DIB5 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:FLASH MEMORY(54MHz) |
| KFG1G16Q2M-DIB6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:FLASH MEMORY(54MHz) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。