- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358934 > LPC47N252-SG (STANDARD MICROSYSTEMS CORP) Advanced Notebook I/O Controller with On-Board FLASH PDF資料下載
參數(shù)資料
| 型號： | LPC47N252-SG |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | Advanced Notebook I/O Controller with On-Board FLASH |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PBGA208 |
| 封裝： | 15 X 15 MM, 1.10 MM HEIGHT, FBGA-208 |
| 文件頁數(shù)： | 20/228頁 |
| 文件大?。?/td> | 1269K |
| 代理商： | LPC47N252-SG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
Note 4
: The LPCPD# pin may be tied high. The LPC interface will function properly if the PCI_RESET# signal
follows the protocol defined for the LRESET# signal in the “Low Pin Count Interface Specification”.
Note 5
: These pins are inputs to VCC and VTR powered logic.
Note 6
: The fan control pins (FAN1 and FAN2) come up as outputs and low following a VCC POR and PCI Reset.
Note 7
: The IRTX pins (IRTX2/GP35 and GP53/TXD2(IRTX)) are driven low when the part is powered by VTR
(VCC=0V with VTR=3.3V). These pins will remain low following a power-up (VCC POR) until serial port 2
is enabled by setting the activate bit, at which time the pin will reflect the state of the transmit output of the
Serial Port 2 block.
Note 8
: The VCC power-up default for this pin is Logic “0” if the IRTX function is programmed on the GPIO.
Note 9
: These pins are inputs to VCC powered logic.
Note 10
: External pullups must be placed on the nKBDRST and A20M pins. These pins are GPIOs that are inputs
after an initial power-up (VTR POR). If the nKBDRST and A20M functions are to be used, the system must
ensure that these pins are high. See Section “Pins That Require External Pullup Resistor”.
Note 11
: The GP24 /SYSOPT pin requires an external pulldown resistor to put the base IO address for configuration
at 0x02E. An external pullup resistor is required to move the base IO address for configuration to 0x04E.
Note 12
: The LED pins are powered by VTR so that the LEDs can be controlled when the part is under VTR power.
4.1 Buffer Name Descriptions
Note
: The buffer type values are specified at VCC=3.3V
I
Input TTL Compatible - Super I/O Block.
I
M
Input - Hardware Monitoring Block.
I
ANG
Analog Input, Hardware Monitoring Block.
IS
Input with Schmitt Trigger.
I
M
OD3
Input/Output (Open Drain), 3mA sink.
I
M
O3
Input/Output, 3mA sink, 3mA source.
O6
Output, 6mA sink, 3mA source.
O8
Output, 8mA sink, 4mA source.
OD8
Open Drain Output, 8mA sink.
IO8
Input/Output, 8mA sink, 4mA source.
IS/O8
Input with Schmitt Trigger/Output, 8mA sink, 4mA source.
O12
Output, 12mA sink, 6mA source.
OD12
Open Drain Output, 12mA sink.
IO12
Input/Output, 12mA sink, 6mA source.
OD14
Open Drain Output, 14mA sink.
OP14
Output, 14mA sink, 14mA source.
IOP14
Input/Output, 14mA sink, 14mA source. Backdrive protected.
IOD16
Input/Output (Open Drain), 16mA sink.
PCI_IO
Input/Output. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_O
Output. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_I
Input. These pins must meet the PCI 3.3V AC and DC Characteristics. (Note 1)
PCI_ICLK
Clock Input. These pins must meet the PCI 3.3V AC and DC Characteristics and timing. (Note 2)
Note 1
: See the “PCI Local Bus Specification,” Revision 2.1, Section 4.2.2.
Note 2
: See the “PCI Local Bus Specification,” Revision 2.1, Section 4.2.2 and 4.2.3.
4.2 Pins That Require External Pullup Resistors
SMSC DS – LPC47M192
Page 20
Rev. 03/30/05
DATASHEET
4.2.1 SUPER I/O PINS
The following pins require external pullup resistors:
KDAT
KCLK
MDAT
MCLK
GP36/KBDRST if KBDRST function is used
GP37/A20M if A20M function is used
GP20/P17 If P17 function is used as an Open Drain Output
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47M172-NR | ADVANCED I/O CONTROLLER WITH MOTHERBOARD GLUE LOGIC |
| LPC47N267-MN | 100 Pin LPC Notebook I/O with X-Bus Interface |
| LPC47N227-MN | 100 Pin Super I/O with LPC Interface for Notebook Applications |
| LPC47N227TQFP | 100 Pin Super I/O with LPC Interface for Notebook Applications |
| LPC47M182-NR | ADVANCED I/O CONTROLLER WITH MOTHERBOARD GLUE LOGIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47N254-AAQ | 制造商:SMSC 功能描述: |
| LPC47N267 | 制造商:SMSC 制造商全稱:SMSC 功能描述:100 Pin LPC Super I/O with X-Bus Interface |
| LPC47N267_05 | 制造商:SMSC 制造商全稱:SMSC 功能描述:100 Pin LPC Super I/O with X-Bus Interface |
| LPC47N267-MN | 功能描述:輸入/輸出控制器接口集成電路 Notebk I/O Contrllr RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47N267-MV | 功能描述:輸入/輸出控制器接口集成電路 Notebk I/O Contrllr RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。