- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358934 > LPC47U32X Peripheral (Multifunction) Controller PDF資料下載
參數(shù)資料
| 型號： | LPC47U32X |
| 英文描述： | Peripheral (Multifunction) Controller |
| 中文描述： | 周邊（多功能）控制器 |
| 文件頁數(shù)： | 29/228頁 |
| 文件大?。?/td> | 1269K |
| 代理商： | LPC47U32X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
7.3.5 I/O READ AND WRITE CYCLES
The LPC47M192 is the target for I/O cycles. I/O cycles are initiated by the host for register or FIFO accesses,
and will generally have minimal Sync times. The minimum number of wait-states between bytes is 1. EPP
cycles will depend on the speed of the external device, and may have much longer Sync times.
Data transfers are assumed to be exactly 1-byte. If the CPU requested a 16 or 32-bit transfer, the host will
break it up into 8-bit transfers.
See the “Low Pin Count (LPC) Interface Specification” Reference, Section 5.2, for the sequence of cycles for
the I/O Read and Write cycles.
7.3.6 DMA READ AND WRITE CYCLES
DMA read cycles involve the transfer of data from the host (main memory) to the LPC47M192. DMA write
cycles involve the transfer of data from the LPC47M192 to the host (main memory). Data will be coming from
or going to a FIFO and will have minimal Sync times. Data transfers to/from the LPC47M192 are 1, 2 or 4
bytes.
See the “Low Pin Count (LPC) Interface Specification” Reference, Section 6.4, for the field definitions and the
sequence of the DMA Read and Write cycles.
7.3.7 DMA PROTOCOL
DMA on the LPC bus is handled through the use of the LDRQ# lines from the LPC47M192 and special
encodings on LAD[3:0] from the host.
The DMA mechanism for the LPC bus is described in the “Low Pin Count (LPC) Interface Specification,”
Revision 1.0.
7.3.8 POWER MANAGEMENT
SMSC DS – LPC47M192
Page 29
Rev. 03/30/05
DATASHEET
7.3.8.1
CLOCKRUN Protocol
The CLKRUN# pin is not implemented in the LPC47M192.
See the “Low Pin Count (LPC) Interface Specification” Revision 1.0, Section 8.1.
7.3.8.2
LPCPD Protocol
See the “Low Pin Count (LPC) Interface Specification” Revision 1.0, Section 8.2.
7.3.9 SYNC PROTOCOL
See the “Low Pin Count (LPC) Interface Specification” Revision 1.0, Section 4.2.1.8 for a table of valid SYNC
values.
7.3.9.1
Typical Usage
The SYNC pattern is used to add wait states. For read cycles, the LPC47M192 immediately drives the
SYNC pattern upon recognizing the cycle. The host immediately drives the sync pattern for write cycles. If
the LPC47M192 needs to assert wait states, it does so by driving 0101 or 0110 on LAD[3:0] until it is
ready, at which point it will drive 0000 or 1001. The LPC47M192 will choose to assert 0101 or 0110, but
not switch between the two patterns.
The data (or wait state SYNC) will immediately follow the 0000 or 1001 value. The SYNC value of 0101 is
intended to be used for normal wait states, wherein the cycle will complete within a few clocks. The
LPC47M192 uses a SYNC of 0101 for all wait states in a DMA transfer.
The SYNC value of 0110 is intended to be used where the number of wait states is large. This is provided
for EPP cycles, where the number of wait states could be quite large (>1 microsecond). However, the
LPC47M192 uses a SYNC of 0110 for all wait states in an I/O transfer.
The SYNC value is driven within 3 clocks.
相關PDF資料 |
PDF描述 |
|---|---|
| LPC47N227MN | Peripheral IC |
| LPC47M10X | Microcontroller |
| LPC47M182 | Microprocessor Crystal; Frequency:19.6608MHz; Frequency Tolerance:20ppm; Load Capacitance:18pF; Crystal Terminals:Radial Leaded; ESR:25ohm; Leaded Process Compatible:Yes; Mounting Type:Through Hole; No. of Pins:2 RoHS Compliant: Yes |
| LPC47N350 | LEGACY FREE KEYBOARD EMBEDDED CONTROLLER WITH SPI AND LPC DOCKING INTERFACE |
| LPC47N217 | 64 - PIN SUPUR I/O WITH LPC INTERFACE |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47U332QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| LPC47U332QFP WAF | 制造商:SMSC 功能描述: |
| LPC47U33X | 制造商:SMSC 制造商全稱:SMSC 功能描述:100 Pin Enhanced Super I/O for LPC Bus with Consumer Features and SMBus Controller |
| LPC5020 | 制造商:ABCO 制造商全稱:ABCO 功能描述:Shape & Dimensions / Recommended Solder Land Pattern |
| LPC54101J256BD64QL | 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 256KB (256K x 8) FLASH 64-LQFP (10x10) 制造商:nxp semiconductors 系列:LPC54100 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設:欠壓檢測/復位，POR，PWM，WDT I/O 數(shù):50 程序存儲容量:256KB（256K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 12x12b 振蕩器類型:內部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:64-LQFP 供應商器件封裝:64-LQFP（10x10） 標準包裝:160 |
發(fā)布緊急采購，3分鐘左右您將得到回復。