- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370884 > M38027M4D1024FP (Mitsubishi Electric Corporation) Advanced LinCMOS(TM) Rail-To-Rail Dual Operational Amplifier 8-SOIC -40 to 125 PDF資料下載
參數(shù)資料
| 型號： | M38027M4D1024FP |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | Advanced LinCMOS(TM) Rail-To-Rail Dual Operational Amplifier 8-SOIC -40 to 125 |
| 中文描述： | 8位單片機 |
| 文件頁數(shù)： | 138/207頁 |
| 文件大?。?/td> | 2389K |
| 代理商： | M38027M4D1024FP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁當前第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁
3802 GROUP USER'S MANUAL
3-12
APPENDIX
3.1 Electrical characteristics
Note:
When f(X
IN
) = 8 MHz and bit 6 of address 001A
16
is “1”. Divide this value by four when f(X
IN
) = 8 MHz and bit 6 of address 001A
16
is “0”.
Reset input “L” pulse width
External clock input cycle time
External clock input “H” pulse width
External clock input “L” pulse width
CNTR
0
, CNTR
1
input cycle time
CNTR
0
, CNTR
1
input “H” pulse width
INT
0
to INT
4
input “H” pulse width
CNTR
0
, CNTR
1
input “L” pulse width
INT
0
to INT
4
input “L” pulse width
Serial I/O1 clock input cycle time (Note)
Serial I/O2 clock input cycle time
Serial I/O1 clock input “H” pulse width (Note)
Serial I/O2 clock input “H” pulse width
Serial I/O1 clock input “L” pulse width (Note)
Serial I/O2 clock input “L” pulse width
Serial I/O1 input set up time
Serial I/O2 input set up time
Serial I/O1 input hold time
Serial I/O2 input hold time
t
w(RESET)
t
c(X
IN
)
t
wH(X
IN
)
t
wL(X
IN
)
t
c(CNTR)
t
wH(CNTR)
t
wH(INT)
t
wL(CNTR)
t
wL(INT)
t
c(S
CLK1
)
t
c(S
CLK2
)
t
wH(S
CLK1
)
t
wH(S
CLK2
)
t
wL(S
CLK1
)
t
wL(S
CLK2
)
t
su(R
X
D–S
CLK1
)
t
su(S
IN2
–S
CLK2
)
t
h(S
CLK1
–R
X
D)
t
h(S
CLK2
–S
IN2
)
Symbol
Parameter
Limits
Typ.
Min.
μ
s
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Unit
2
125
50
50
200
80
80
80
80
800
1000
370
400
370
400
220
200
100
200
Max.
Table 3.1.20 Switching characteristics
(Extended operating temperature version)
(V
CC
= 4.0 to 5.5 V, V
SS =
0 V, T
a
= –40 to 85
°
C, unless otherwise noted)
Table 3.1.19 Timing requirements (Extended operating temperature version)
(V
CC
= 4.0 to 5.5 V, V
SS =
0 V, T
a
= –40 to 85
°
C, unless otherwise noted)
Serial I/O1 clock output “H” pulse width
Serial I/O2 clock output “H” pulse width
Serial I/O1 clock output “L” pulse width
Serial I/O2 clock output “L” pulse width
Serial I/O1 output delay time (Note 1)
Serial I/O2 output delay time (Note 2)
Serial I/O1 output valid time (Note 1)
Serial I/O2 output valid time (Note 2)
Serial I/O1 clock output rising time
Serial I/O1 clock output falling time
Serial I/O2 clock output rising time
Serial I/O2 clock output falling time
CMOS output rising time (Note 3)
CMOS output falling time (Note 3)
140
200
30
30
30
40
30
30
Symbol
Parameter
Limits
Typ.
Min.
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Unit
t
c(S
CLK1
)/2–30
t
c(S
CLK2
)/2–160
t
c(S
CLK1
)/2–30
t
c(S
CLK2
)/2–160
–30
0
10
10
Max.
t
wH(S
CLK1
)
t
wH(S
CLK2
)
t
wL(S
CLK1
)
t
wL(S
CLK2
)
t
d(S
CLK1
–T
X
D)
t
d(S
CLK2
–S
OUT2
)
t
v(S
CLK1
–T
X
D)
t
v(S
CLK2
–S
OUT2
)
t
r(S
CLK1
)
t
f(S
CLK1
)
t
r(S
CLK2
)
t
f(S
CLK2
)
t
r(CMOS)
t
f(CMOS)
Test conditions
Fig. 3.1.1
Note1:
When the P4
5
/T
X
D P-channel output disable bit of the UART control register (bit 4 of address 001B
16
) is “0”.
2:
When the P5
1
/S
OUT2
P-channel output disable bit of the serial I/O2 control register (bit 7 of address 001D
16
) is “0”.
3:
X
OUT
pin excluded.
3.1.12 Timing requirements and Switching characteristics (Extended operating temperature version)
相關PDF資料 |
PDF描述 |
|---|---|
| M38027M4D1024FS | Advanced LinCMOS(TM) Rail-To-Rail Dual Operational Amplifier 8-SOIC -40 to 125 |
| M38027M4D1024SP | Advanced LinCMOS(TM) Rail-To-Rail Dual Operational Amplifier 8-SOIC -40 to 125 |
| M38027M4D1024SS | Advanced LinCMOS(TM) Rail-To-Rail Dual Operational Amplifier 8-PDIP -40 to 125 |
| M38020E4-192FP | 1 watt dc-dc converters |
| M38020E4-192FS | 1 watt dc-dc converters |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M3802-BLACK-100 | 制造商:Alpha Wire 功能描述: |
| M3803 BK005 | 制造商:Alpha Wire 功能描述:CBL 5COND 18AWG BLK 100' |
| M38037M5H-175HP#U0 | 制造商:Renesas Electronics Corporation 功能描述:8BIT CISC - Trays |
| M38037M8108F | 制造商:Panasonic Industrial Company 功能描述:IC |
| M38037M8H-194HP#U0 | 制造商:Renesas Electronics Corporation 功能描述:8BIT CISC - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。