- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377830 > M52S128168A-7.5TG (ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC) 1M x 16 Bit x 4 Banks Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號： | M52S128168A-7.5TG |
| 廠商： | ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC |
| 元件分類： | DRAM |
| 英文描述： | 1M x 16 Bit x 4 Banks Synchronous DRAM |
| 中文描述： | 8M X 16 SYNCHRONOUS DRAM, 6 ns, PDSO54 |
| 封裝： | 0.400 INCH, LEAD FREE, TSOP2-54 |
| 文件頁數(shù)： | 24/47頁 |
| 文件大?。?/td> | 1213K |
| 代理商： | M52S128168A-7.5TG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
ES MT
8. Burst Stop & Interrupted by Precharge
Preliminary
M52S128168A
Elite Semiconductor Memory Technology Inc.
Revision
:
1.0
Publication Date
:
May. 2007
24/47
9. MRS
*Note: 1. t
BDL
: 1 CLK ; Last data in to burst stop delay.
Read or write burst stop command is valid at every burst length.
2. Number of valid output data after burst stop : 1,2 for CAS latency = 2,3 respectiviely.
3. Write burst is terminated. t
RDL
determinates the last data write.
4. DQM asserted to prevent corruption of locations D2 and D3.
5. Precharge can be issued here or earlier (satisfying t
RAS
min delay) with DQM.
6. PRE : All banks precharge, if necessary.
MRS can be issued only at all banks precharge state.
CLK
CMD
DQ (CL2)
DQ( CL3)
CLK
CMD
DQ M
DQ
D0
D1
D2
D3
WR
ST OP
* N ot e1
Q0
Q1
Q0
Q1
RD
STO P
* N ot e2
1) W ri t e B ur s t S t op ( B L= 8 )
2 )R e ad B ur s t S t op (B L= 4)
CLK
CMD
DQ( CL2)
CLK
CMD
DQ M
DQ
D0
D1
Mask Mask
W R
Q0
Q1
RD
PRE
1) W ri t e in t err up t ed by pr ec ha rg e ( B L= 4)
2 )R ea d i nt er ru pt ed by pr ec har ge (B L =4)
* Not e 2
PRE
* N ot e4
* N ot e3
DQ( CL3)
* N ot e5
Q2
Q1
Q2
Q3
Q0
t
R DL
t
B DL
D4
D5
Q3
CLK
CMD
PRE
*N ot e6
MRS
ACT
t
RP
2C LK
1)M od e R eg is t e r S et
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M52S16161A | 512K x 16Bit x 2Banks Synchronous DRAM |
| M52S16161A-10BG | 512K x 16Bit x 2Banks Synchronous DRAM |
| M52S16161A-10TG | 512K x 16Bit x 2Banks Synchronous DRAM |
| M52S16161A-8BG | 512K x 16Bit x 2Banks Synchronous DRAM |
| M52S16161A-8TG | 512K x 16Bit x 2Banks Synchronous DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M52S128168A-7BG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:2M x 16 Bit x 4 Banks Synchronous DRAM |
| M52S128168A-7TG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:2M x 16 Bit x 4 Banks Synchronous DRAM |
| M52S128324A | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Synchronous DRAM |
| M52S128324A-10BG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Synchronous DRAM |
| M52S128324A-10TG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。