- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄180472 > MACH111SP-7VC (LATTICE SEMICONDUCTOR CORP) High-Performance EE CMOS Programmable Logic PDF資料下載
參數(shù)資料
| 型號： | MACH111SP-7VC |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | High-Performance EE CMOS Programmable Logic |
| 中文描述： | EE PLD, 7.5 ns, PQFP44 |
| 封裝： | TQFP-44 |
| 文件頁數(shù)： | 20/48頁 |
| 文件大?。?/td> | 1136K |
| 代理商： | MACH111SP-7VC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
MACH 1 & 2 Families
27
MACH211 AND MACH211SP
SWITCHING CHARACTERISTICS OVER OPERATING RANGES
1
Parameter
Symbol
Parameter Description
-6
-7
-10
-12
-14
-15
-18
Unit
Min Max
Min
Max
Min
Max
Min Max Min Max Min Max Min
Max
tPD
Input, I/O, or Feedback to Combinatorial
Output
6
7.5
10
12
14
15
18
ns
tS
Setup Time from Input, I/O, or Feedback
to Clock
D-type
5
5.5
6.5
7
8.5
10
12
ns
T-type
5.5
6.5
7.5
8
10
11
13.5
ns
tH
Register Data Hold Time
0
0000
ns
tCO
Clock to Output
4
4.5
6
8
10
12
ns
tWL
Clock Width
LOW
2.5
3
5
6
7.5
ns
tWH
HIGH
2.5
3
5
6
7.5
ns
fMAX
Maximum
Frequency
External
Feedback
1/(tS + tCO)
D-type
111
100
80
66.7
54
50
42
MHz
T-type
105
91
74
62.5
50
47.6
39
MHz
Internal Feedback (fCNT)
D-type
166
133
100
83.3
69
66.6
55.6
MHz
T-type
150
125
91
76.9
62.5
51.3
MHz
No Feedback 1/(tWL + tWH)
200
167
100
83.3
66.7
MHz
tSL
Setup Time from Input, I/O, or Feedback to Gate
5
5.5
6.5
7
8.5
10
12
ns
tHL
Latch Data Hold Time
0
0000
ns
tGO
Gate to Output
7
7.5
(note 4)
7
8
(note 5)
10
11
13
(note 6)
13.5
ns
tGWL
Gate Width LOW
2.5
3
5
6
7.5
ns
tPDL
Input, I/O, or Feedback to Output Through
Transparent Input or Output Latch
9
9.5
12
14
17
20
(note 6)
20.5
ns
tSIR
Input Register Setup Time
1.5
2
2.5
ns
tHIR
Input Register Hold Time
1.5
2
2.5
3.5
ns
tICO
Input Register Clock to Combinatorial Output
10
11
13
15
18
20
(note 6)
22
ns
tICS
Input Register Clock to Output Register
Setup
D-type
8
9
10
12
14.5
15
18
ns
T-type
9
10
11
13
16
19.5
ns
tWICL
Input Register
Clock Width
LOW
2.5
3
5
6
7.5
ns
tWICH
HIGH
2.5
3
5
6
7.5
ns
fMAXIR
Maximum Input Register
Frequency
1/(tWICL + tWICH)
200
167
100
83.3
66.7
MHz
tSIL
Input Latch Setup Time
1.5
2
2.5
ns
tHIL
Input Latch Hold Time
1.5
2
2.5
3.5
ns
tIGO
Input Latch Gate to Combinatorial Output
12
14
17
20
24
ns
tIGOL
Input Latch Gate to Output Through Transparent
Output Latch
13
14
16
19
22
26.5
ns
tSLL
Setup Time from Input, I/O, or Feedback Through
Transparent Input Latch to Output Latch Gate
7
7.5
8.5
9
11
12
14.5
ns
tIGS
Input Latch Gate to Output Latch Setup
9
10
11
13
16
19.5
ns
tWIGL
Input Latch Gate Width LOW
2.5
3
5
6
7.5
ns
tPDLL
Input, I/O, or Feedback to Output Through
Transparent Input and Output Latches
12
12.5
14
16
19
23
ns
相關PDF資料 |
PDF描述 |
|---|---|
| MACH131SP-12YI | High-Performance EE CMOS Programmable Logic |
| MACH131SP-14YI | High-Performance EE CMOS Programmable Logic |
| MACH131SP-15VC | High-Performance EE CMOS Programmable Logic |
| MACH131SP-5VC | High-Performance EE CMOS Programmable Logic |
| MACH131SP-7VC | High-Performance EE CMOS Programmable Logic |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MACH11SP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:High-Performance EE CMOS In-System Programmable Logic |
| MACH120-12 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Performance EE CMOS Programmable Logic |
| MACH120-12JC | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:High-Performance EE CMOS Programmable Logic |
| MACH120-15JC | 制造商:Advanced Micro Devices 功能描述: |
| MACH120-15JC-18JI | 制造商:Advanced Micro Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。