- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69019 > MB89965PFV-G-XXX 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP64 PDF資料下載
參數(shù)資料
| 型號： | MB89965PFV-G-XXX |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP64 |
| 封裝： | 10 X 10 MM, 0.50 MM PITCH, PLASTIC, LQFP-64 |
| 文件頁數(shù)： | 239/278頁 |
| 文件大?。?/td> | 1847K |
| 代理商： | MB89965PFV-G-XXX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁當前第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁
MB89960 series
CHAPTER 3 CPU
41
3
(1) After a reset, all interrupt requests are disabled.
Initialize the peripheral functions that are to generate interrupts in the peripheral function
initialization program, set the interrupt levels in the appropriate interrupt level setting
registers (ILR1, 2, 3), and start peripheral operation.
The interrupt level can be set to 1, 2 or 3. Level 1 is the highest priority, followed by level 2.
Setting level 3 disables the interrupt for that peripheral function.
(2) Execute the main program (for multiple interrupts, execute the interrupt processing routine).
(3) The interrupt request flag bit (request FF) for a peripheral function is set to “1” when the
peripheral function generates a source of interrupt. If the interrupt request enable bit for the
peripheral function is set to “enable” (enable FF = “1”), the peripheral function outputs the
interrupt request to the interrupt controller.
(4) The interrupt controller continuously monitors for interrupt requests from the peripheral
functions and passes the interrupt level of the current interrupt request with the highest
interrupt level to the CPU. The interrupt controller also evaluates the priority order if requests
with the same level are present simultaneously.
(5) If the interrupt level received by the CPU has a higher priority (a lower level value) than the
level set in the interrupt level bits of the condition code register (CCR: IL1, 0), the CPU
checks the interrupt enable flag (CCR: I) and receives the interrupt if interrupts are enabled
(CCR: I = “1”).
(6) The CPU saves the contents of the program counter (PC) and program status (PS) on the
stack, reads the top address of the interrupt processing routine from the interrupt vector table
for the interrupt, updates the interrupt level bits in the condition code register (CCR: IL1, 0)
with the received interrupt level, and starts execution of the interrupt processing routine.
(7) Finally, on execution of the RETI instruction, the CPU restores the program counter (PC) and
program status (PS) values saved on the stack and resumes execution from the instruction
following the last instruction executed before the interrupt.
Caution: As the interrupt request flag bit of a peripheral function is not cleared automatically
when an interrupt request is received, the bit must be cleared by the interrupt
processing program (normally, by writing “0” to the interrupt request flag bit).
Note: If the interrupt request flag bit is cleared at the top of the interrupt processing routine, the
peripheral function that generated the interrupt becomes able to generate another
interrupt during execution of the interrupt processing routine.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB89P965PFV | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP64 |
| MB89F202RAPFV-GE1 | 8-BIT, FLASH, 12.5 MHz, MICROCONTROLLER, PDSO34 |
| MB89F202YPFV | 8-BIT, FLASH, 12.5 MHz, MICROCONTROLLER, PDSO34 |
| MB89N202-PSH | 8-BIT, FLASH, 12.5 MHz, MICROCONTROLLER, PDIP32 |
| MB89F202-PSH | 8-BIT, FLASH, 12.5 MHz, MICROCONTROLLER, PDIP32 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB8996X | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89983 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89983-XXX-PFM | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89983-XXX-PFV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB8998X | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復。