- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377951 > MBM29LV320TE90TR (FUJITSU LTD) 32 M (4 M X 8/2 M X 16) BIT PDF資料下載
參數(shù)資料
| 型號： | MBM29LV320TE90TR |
| 廠商： | FUJITSU LTD |
| 元件分類： | DRAM |
| 英文描述： | 32 M (4 M X 8/2 M X 16) BIT |
| 中文描述： | 2M X 16 FLASH 3V PROM, 90 ns, PDSO48 |
| 封裝： | PLASTIC, REVERSE, TSOP1-48 |
| 文件頁數(shù)： | 7/64頁 |
| 文件大小： | 877K |
| 代理商： | MBM29LV320TE90TR |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
MBM29LV320TE/BE
80/90/10
7
I
BLOCK DIAGRAM
I
LOGIC SYMBOL
A
-1
V
SS
V
CC
WE
CE
OE
A
20
to A
09
DQ
15
to DQ
0
BYTE
RESET
WP/ACC
STB
STB
Erase Voltage
Generator
RY/BY
Buffer
RY/BY
State
Control
Command
Register
Program Voltage
Generator
Input/Output
Buffers
Data Latch
Chip Enable
Output Enable
Logic
Low V
CC
Detector
Timer for
Program/Erase
Address
Latch
Y-Decoder
X-Decoder
Y-Gating
Cell Matrix
21
A
20
to A
0
WE
RY/BY
OE
CE
DQ
15
to DQ
0
16 or 8
RESET
A
-1
BYTE
WP/ACC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MBM29LV320TE80 | 32 M (4 M X 8/2 M X 16) BIT |
| MBM29LV320TE80PBT | 32 M (4 M X 8/2 M X 16) BIT |
| MBM29LV320TE80TN | 32 M (4 M X 8/2 M X 16) BIT |
| MBM29LV320TE80TR | 32 M (4 M X 8/2 M X 16) BIT |
| MBM29LV320BE90TR | 32 M (4 M X 8/2 M X 16) BIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MBM29LV400BC | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8/256K X 16) BIT |
| MBM29LV400BC-12 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8/256K X 16) BIT |
| MBM29LV400BC-12PBT | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8/256K X 16) BIT |
| MBM29LV400BC-12PCV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8/256K X 16) BIT |
| MBM29LV400BC-12PF | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:4M (512K X 8/256K X 16) BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。