- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄371047 > MC68HC08JB1 (Motorola, Inc.) Low-Cost, High-Performance M68HC08 Family of 8-Bit Microcontroller Units (MCUs)(低成本、高性能M68HC08系列的8位微控制器(MCUs)) PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC08JB1 |
| 廠商： | Motorola, Inc. |
| 英文描述： | Low-Cost, High-Performance M68HC08 Family of 8-Bit Microcontroller Units (MCUs)(低成本、高性能M68HC08系列的8位微控制器(MCUs)) |
| 中文描述： | 低成本，高性能M68HC08系列系列的8位微控制器單元（MCU）（低成本，高性能M68HC08系列系列的8位微控制器（MCU）的） |
| 文件頁(yè)數(shù)： | 70/214頁(yè) |
| 文件大?。?/td> | 2186K |
| 代理商： | MC68HC08JB1 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)當(dāng)前第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)
C
T
M
R
7
C
M
Table 6-2. Opcode Map
Read-Modify-Write
INH
IX1
SP1
Bit Manipulation
DIR
Branch
REL
Control
INH
Register/Memory
IX2
DIR
DIR
INH
IX
INH
IMM
DIR
EXT
SP2
IX1
SP1
IX
0
1
2
3
4
5
6
9E6
7
8
9
A
B
C
D
9ED
E
9EE
F
0
5
BRSET0
3
DIR
5
4
BSET0
2
DIR
4
3
BRA
REL
3
BRN
REL
3
BHI
REL
3
BLS
REL
3
BCC
REL
3
BCS
REL
3
BNE
REL
3
BEQ
REL
3
BHCC
2
2
4
NEG
DIR
5
CBEQ
3
2
1
NEGA
1
INH
4
1
NEGX
1
INH
4
4
NEG
2
IX1
5
5
NEG
SP1
6
CBEQ
4
3
3
NEG
1
IX
4
7
RTI
INH
4
RTS
INH
1
3
BGE
REL
3
BLT
REL
3
BGT
REL
3
BLE
REL
2
TXS
INH
2
TSX
INH
2
2
SUB
IMM
2
CMP
IMM
2
SBC
IMM
2
CPX
IMM
2
AND
IMM
2
BIT
IMM
2
LDA
IMM
2
AIS
IMM
2
EOR
IMM
2
ADC
IMM
2
ORA
IMM
2
ADD
IMM
2
3
SUB
DIR
3
CMP
DIR
3
SBC
DIR
3
CPX
DIR
3
AND
DIR
3
BIT
DIR
3
LDA
DIR
3
STA
DIR
3
EOR
DIR
3
ADC
DIR
3
ORA
DIR
3
ADD
DIR
2
JMP
DIR
4
JSR
DIR
3
LDX
DIR
3
STX
DIR
2
4
SUB
EXT
4
CMP
EXT
4
SBC
EXT
4
CPX
EXT
4
AND
EXT
4
BIT
EXT
4
LDA
EXT
4
STA
EXT
4
EOR
EXT
4
ADC
EXT
4
ORA
EXT
4
ADD
EXT
3
JMP
EXT
5
JSR
EXT
4
LDX
EXT
4
STX
EXT
3
4
SUB
IX2
4
CMP
IX2
3
5
SUB
SP2
5
CMP
SP2
5
SBC
SP2
5
CPX
SP2
5
SP2
5
BIT
SP2
5
LDA
SP2
5
STA
SP2
5
EOR
SP2
5
ADC
SP2
5
ORA
SP2
5
ADD
SP2
4
3
SUB
IX1
3
CMP
IX1
2
4
SUB
SP1
4
CMP
SP1
4
SBC
SP1
4
CPX
SP1
4
AND
SP1
4
BIT
SP1
4
LDA
SP1
4
STA
SP1
4
EOR
SP1
4
ADC
SP1
4
ORA
SP1
4
ADD
SP1
3
2
SUB
1
IX
2
1
BRCLR0
3
DIR
BCLR0
2
DIR
4
2
DIR
CBEQA
3
IMM
5
CBEQX
3
IMM
7
DIV
INH
1
COMX
1
CBEQ
3 IX1+
SP1
CBEQ
2
IX+
2
1
2
2
2
3
3
4
2
3
CMP
1
IX
2
2
5
BRSET1
3
DIR
5
BSET1
2
DIR
4
2
MUL
INH
1
COMA
1
1
1
3
NSA
INH
4
COM
IX1
4
LSR
IX1
3
CPHX
IMM
4
ROR
IX1
4
ASR
IX1
4
LSL
IX1
4
ROL
IX1
4
DEC
IX1
5
DBNZ
IX1
4
INC
IX1
3
TST
IX1
4
MOV
IMD
3
CLR
IX1
1
DAA
INH
3
COM
IX
3
LSR
IX
4
CPHX
DIR
1
2
2
2
3
4
SBC
IX2
4
CPX
IX2
4
AND
IX2
4
BIT
IX2
4
LDA
IX2
4
STA
IX2
4
EOR
IX2
4
ADC
IX2
4
ORA
IX2
4
ADD
IX2
4
JMP
IX2
6
JSR
IX2
4
LDX
IX2
4
STX
IX2
3
4
3
SBC
IX1
3
CPX
IX1
3
AND
IX1
3
BIT
IX1
3
LDA
IX1
3
STA
IX1
3
EOR
IX1
3
ADC
IX1
3
ORA
IX1
3
ADD
IX1
3
JMP
IX1
5
JSR
IX1
3
LDX
IX1
3
STX
IX1
2
3
SBC
1
IX
2
3
BRCLR1
3
DIR
BCLR1
2
DIR
4
2
4
COM
DIR
4
LSR
DIR
4
STHX
DIR
2
INH
1
INH
1
2
5
COM
SP1
5
LSR
SP1
3
1
9
SWI
INH
2
TAP
INH
1
TPA
INH
2
PULA
INH
2
PSHA
INH
1
2
2
2
3
3
4
2
3
CPX
1
IX
2
4
5
BRSET2
3
DIR
5
BSET2
2
DIR
4
2
2
LSRA
INH
3
LDHX
IMM
1
RORA
1
1
LSRX
INH
4
LDHX
DIR
1
2
3
1
1
1
2
2
3
3
4
2
3
AND
1
IX
2
5
BRCLR2
3
DIR
BCLR2
2
DIR
4
2
2
3
2
3
2
1
1
2
2
3
3
4
2
3
BIT
1
IX
2
6
5
BRSET3
3
DIR
5
BSET3
2
DIR
4
2
4
ROR
DIR
4
ASR
DIR
4
LSL
DIR
4
ROL
DIR
4
DEC
DIR
5
DBNZ
DIR
2
INH
1
1
RORX
1
INH
1
2
5
ROR
SP1
5
ASR
SP1
5
LSL
SP1
5
ROL
SP1
5
DEC
SP1
6
DBNZ
SP1
5
INC
SP1
4
TST
SP1
3
3
ROR
1
IX
3
1
2
2
3
3
4
2
3
LDA
1
IX
2
7
BRCLR3
3
DIR
BCLR3
2
DIR
4
2
2
ASRA
INH
1
ASRX
INH
1
2
3
ASR
1
IX
3
1
1
TAX
INH
1
CLC
INH
1
SEC
INH
2
CLI
INH
2
SEI
INH
1
RSP
INH
1
NOP
INH
1
2
2
3
3
4
2
3
STA
1
IX
2
8
5
BRSET4
3
DIR
5
BSET4
2
DIR
4
REL
3
2
1
LSLA
INH
1
ROLA
INH
1
1
LSLX
INH
1
ROLX
INH
1
2
3
LSL
1
IX
3
2
PULX
INH
2
PSHX
INH
1
1
2
2
3
3
4
2
3
EOR
1
IX
2
9
BRCLR4
3
DIR
BCLR4
2
DIR
4
BHCS
REL
3
BPL
REL
3
BMI
REL
3
BMC
REL
3
BMS
REL
3
BIL
REL
3
BIH
REL
2
2
1
1
2
3
ROL
1
IX
3
1
1
2
2
3
3
4
2
3
ADC
1
IX
2
A
5
BRSET5
3
DIR
5
BSET5
2
DIR
4
2
2
1
DECA
INH
1
1
DECX
INH
1
2
3
DEC
1
IX
4
2
PULH
INH
1
1
2
2
3
3
4
2
3
ORA
1
IX
2
B
BRCLR5
3
DIR
BCLR5
2
DIR
4
2
3
3
DBNZA
2
INH
1
3
DBNZX
2
INH
1
3
4
DBNZ
2
IX
3
2
PSHH
INH
1
1
2
2
3
3
4
2
3
ADD
1
IX
2
C
5
BRSET6
3
DIR
5
BSET6
2
DIR
4
2
4
INC
DIR
3
TST
DIR
2
INCA
INH
1
TSTA
INH
5
MOV
DD
1
CLRA
INH
1
INCX
INH
1
TSTX
INH
4
MOV
2 DIX+
1
2
3
INC
1
IX
2
1
CLRH
INH
1
1
2
3
3
2
JMP
1
IX
4
D
BRCLR6
3
DIR
BCLR6
2
DIR
4
2
2
1
1
2
3
TST
1
IX
4
1
4
BSR
REL
2
LDX
IMM
2
AIX
IMM
2
2
3
3
2
JSR
1
IX
2
E
5
BRSET7
3
DIR
5
BSET7
2
DIR
4
2
3
3
MOV
2 IX+D
1
STOP
INH
1
*
2
2
3
3
5
LDX
SP2
5
STX
SP2
4
2
4
LDX
SP1
4
STX
SP1
3
LDX
1
IX
2
F
BRCLR7
3
DIR
BCLR7
2
DIR
2
3
CLR
DIR
2
1
1
CLRX
INH
1
2
4
CLR
SP1
3
2
CLR
1
IX
1
WAIT
INH
1
1
TXA
INH
1
2
2
3
3
4
2
3
STX
1
IX
INH Inherent
IMM Immediate
DIR Direct
EXT Extended
DD
Direct-Direct
IX+D Indexed-Direct
*
Pre-byte for stack pointer indexed instructions
REL Relative
IX
Indexed, No Offset
IX1
Indexed, 8-Bit Offset
IX2
Indexed, 16-Bit Offset
IMD Immediate-Direct
DIX+ Direct-Indexed
SP1 Stack Pointer, 8-Bit Offset
SP2 Stack Pointer, 16-Bit Offset
IX+
Indexed, No Offset with
Post Increment
IX1+ Indexed, 1-Byte Offset with
Post Increment
0
High Byte of Opcode in Hexadecimal
Low Byte of Opcode in Hexadecimal
0
5
BRSET0
3
DIR
Cycles
Opcode Mnemonic
Number of Bytes / Addressing Mode
MSB
LSB
MSB
LSB
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC08JB8A | This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
| MC68HC08JB8AADW | This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
| MC68HC08JB8AFB | This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
| MC68HC08JB8AJDW | This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
| MC68HC08JB8AJP | This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08JB16DW | 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:This section updates data sheet information and introduces the 20-pin SOIC |
| MC68HC08JB16JDW | 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:This section updates data sheet information and introduces the 20-pin SOIC |
| MC68HC08JB8 | 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:M68HC08 Microcontrollers |
| MC68HC08JB8A | 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:This addendum provides additional information |
| MC68HC08JB8AADW | 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:This addendum provides additional information to the MC68HC908JB8 Technical Data, Rev. 2 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。