Table of Contents
MC68HC908JB8MC68HC08JB8MC68HC08JT8 — Rev. 2.3
Technical Data
Freescale Semiconductor
Table of Contents
11
8.8.1
8.8.2
8.8.3
Break Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .114
Break Flag Control Register . . . . . . . . . . . . . . . . . . . . . . .116
Section 9. Universal Serial Bus Module (USB)
9.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
9.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .118
9.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .119
9.4
Pin Name Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120
9.5
9.5.1
9.5.1.1
9.5.1.2
9.5.1.3
9.5.1.4
9.5.1.5
9.5.1.6
9.5.2
9.5.3
9.5.4
9.5.4.1
9.5.4.2
9.5.4.3
9.5.5
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
USB Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Sync Pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
Packet Identifier Field . . . . . . . . . . . . . . . . . . . . . . . . . .127
Address Field (ADDR) . . . . . . . . . . . . . . . . . . . . . . . . . .128
Endpoint Field (ENDP). . . . . . . . . . . . . . . . . . . . . . . . . .128
Cyclic Redundancy Check (CRC) . . . . . . . . . . . . . . . . .128
End-of-Packet (EOP) . . . . . . . . . . . . . . . . . . . . . . . . . . .128
Reset Signaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
Suspend. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
Resume After Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . .131
Host Initiated Resume . . . . . . . . . . . . . . . . . . . . . . . . . .131
USB Reset Signalling. . . . . . . . . . . . . . . . . . . . . . . . . . .131
Remote Wakeup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
Low-Speed Device. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
9.6
Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
9.7
9.7.1
9.7.2
9.7.2.1
9.7.2.2
9.7.2.3
9.7.2.4
9.7.2.5
9.7.3
Hardware Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
Voltage Regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
USB Transceiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
Output Driver Characteristics. . . . . . . . . . . . . . . . . . . . .134
Low Speed (1.5 Mbps) Driver Characteristics . . . . . . . .134
Receiver Data Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
Data Source Jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
Data Signal Rise and Fall Time . . . . . . . . . . . . . . . . . . .136
USB Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137