MC68HC08AS20
—
Rev. 4.1
Advance Information
Freescale Semiconductor
89
Advance Information — MC68HC08AS20
Section 8. Clock Generator Module (CGM)
8.1 Contents
8.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
8.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
8.4
8.4.1
8.4.2
8.4.2.1
8.4.2.2
8.4.2.3
8.4.2.4
8.4.2.5
8.4.3
8.4.4
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . .93
Circuits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . .95
Manual and Automatic PLL Bandwidth Modes . . . . . . . .95
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . .97
Special Programming Exceptions . . . . . . . . . . . . . . . . . .99
Base Clock Selector Circuit. . . . . . . . . . . . . . . . . . . . . . . . .99
CGM External Connections. . . . . . . . . . . . . . . . . . . . . . . .100
8.5
8.5.1
8.5.2
8.5.3
8.5.4
8.5.5
8.5.6
8.5.7
8.5.8
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . .101
Crystal Amplifier Output Pin (OSC2). . . . . . . . . . . . . . . . .101
External Filter Capacitor Pin (CGMXFC). . . . . . . . . . . . . .101
Analog Power Pin (V
DDA
/V
DDAREF
). . . . . . . . . . . . . . . . . .102
Oscillator Enable Signal (SIMOSCEN) . . . . . . . . . . . . . . .102
Crystal Output Frequency Signal (CGMXCLK). . . . . . . . .102
CGM Base Clock Output (CGMOUT) . . . . . . . . . . . . . . . .102
CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .102
8.6
8.6.1
8.6.2
8.6.3
CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
PLL Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
PLL Bandwidth Control Register. . . . . . . . . . . . . . . . . . . .106
PLL Programming Register. . . . . . . . . . . . . . . . . . . . . . . .108
8.7
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109