- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4005 > MC68MH360CVR25L (Freescale Semiconductor)IC MPU QUICC 25MHZ 357-PBGA PDF資料下載
參數(shù)資料
| 型號： | MC68MH360CVR25L |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 73/158頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU QUICC 25MHZ 357-PBGA |
| 標(biāo)準(zhǔn)包裝： | 44 |
| 系列： | M683xx |
| 處理器類型： | M683xx 32-位 |
| 速度： | 25MHz |
| 電壓： | 5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 357-BBGA |
| 供應(yīng)商設(shè)備封裝： | 357-PBGA（25x25） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁當(dāng)前第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁
Chapter 1.Overview
1.5.1 Synchronization
Independent receive and transmit clocks and frame synchronization signals control the data
transfer. In NMSI operation, synchronization occurs only once to initiate a transfer using
the CD (receive) and CTS (transmit) signals in pulse mode. If any noise corrupts either
signal, the QMC will be out of synchronization until the whole protocol is restarted.
In contrast, the more robust SI performs a synchronization on each frame, limiting the
damage from noise error on the clock or synchronization lines. Noisy channels can be
restarted individually without interrupting other channels. For more details about possible
errors in the TDM interface, see Section 1.8, “SI RAM Errors.”
1.5.2 Loopback Mode
The loopback from a transmitter to a receiver is implemented on a per channel basis for
every logical channel. A common transmit and receive clock as well as a common frame
synchronization pulse must be provided for loopback mode to work. The loopback is done
on a xed time slot, meaning that if one logical channel transmits on time slot 17, the
loopback occurs through time slot 17 also, whether it is same logical channel or not that
receives the incoming data. The reason for this restriction is that no buffering is performed
after a channel is processed by the transmitter, or before it reaches the receiver.
Previously reserved, bit 15 of each entry in the SI-RAM is now the loopback bit controlling
the loopback for the corresponding time slot. It is important to have each individual time
slot as an entry in the SI-RAM for proper loopback on each individual channel.
1.5.3 Echo Mode
The SI can be programmed to echo incoming data. In this mode, the complete TDM link is
retransmitted from the incoming L1RXDx to the L1TXDx pin on a bit-by-bit basis. The
receiver section of the selected SCC can operate normally and also receive the incoming bit
stream. This is also known as global echo mode on the whole link. Individual time slot echo
is not possible with QMC without software intervention.
1.5.4 Inverted Signals
For each SCC, the DPLL can be used to invert the bitstream of the transmitter before the
signal reaches the pin. This is not a bit-order inversion, but a logical level inversion. The
DPLL can also invert the incoming data before it is forwarded to the receiver section. A
logical inversion on a per channel basis is not possible in the QMC without external
hardware. To invert a specic channel, the SI can be programmed to send a strobe signal at
the channel’s corresponding time slot, assuming the SCC is operating in QMC mode. This
strobe can then be connected to an external XOR gate to perform the inversion.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
| EMC40DTEF | CONN EDGECARD 80POS .100 EYELET |
| AMM22DREI | CONN EDGECARD 44POS .156 EYELET |
| EMC49DTES | CONN EDGECARD 98POS .100 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68MH360CZP25L | 功能描述:IC MPU QUICC 25MHZ 357-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68MH360CZQ25L | 功能描述:微處理器 - MPU QUICC 2SMC 1SPI RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68MH360EM25L | 功能描述:IC MPU QUICC ETHER 25MHZ 240FQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應(yīng)商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68MH360EM33K | 制造商:Motorola Inc 功能描述: |
| MC68MH360EM33L | 功能描述:IC MPU QUICC ETHER 33MHZ 240FQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應(yīng)商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。