- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69030 > MC68VZ328CVF33V (MOTOROLA INC) MICROCONTROLLER, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | MC68VZ328CVF33V |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PBGA144 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, MOLD ARRAY PROCESS, PLASTIC, BGA-144 |
| 文件頁數(shù)： | 22/284頁 |
| 文件大?。?/td> | 5173K |
| 代理商： | MC68VZ328CVF33V |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
7-8
MC68VZ328 User’s Manual
DRAM Controller Operation
7.2.4 LCD Interface
Figure 7-2 illustrates the LCD controller and DRAM controller interface. The DRAM controller supports
page bursting accesses. When the PAGE_ACCESS signal is active and CSD[1:0] is active, Fast Page
Mode or EDO RAM mode will be initiated.
In Fast Page Mode mode, the first access will always be 4 clocks. Additional clocks may be added to the
access cycle for the second and subsequent access cycles using the BC0 and BC1 bits of the DRAMC
register. One, two, three, and four additional clocks are supported by the DRAM controller. The notation
for the additional clock cycles is to display the first three numbers, separated by hyphens, followed by an
ellipsis and the final number: first clock-second clock-third clock-...-last clock. For example, the notation
4-2-2-...-2 represents 4 clocks for the first transfer and 2 clocks for the second and subsequent transfers.
The first access is always 4 clocks.
Single clocks and transfers are only supported in EDO RAM mode, allowing the fastest LCD DMA
transfers. However, in EDO RAM mode, the BC0 and BC1 bits are ignored by the DRAM controller. For
additional information about operation using an LCD display, see Chapter 8, “LCD Controller.”
When an LCD controller cycle and a refresh request collide before the LCD controller cycle starts, refresh
will go first, and N more clocks will be added to the first access (N is the number of system clock cycles
required for refresh). Therefore, in EDO RAM mode, for a 4-1-1-...-1 cycle, the access will become
(4+N)-1-1-...-1.
When consecutive LCD controller burst accesses cross a memory page boundary, the DRAM controller
will hold the LCD controller that is negating the internal DTACK signal to change the row address and
wait for a precharge time. When a refresh request occurs in the middle of an LCD controller cycle transfer,
refresh will be deferred until the end of the LCD controller cycle. Since the LCD controller cycle only lasts
for 8 cycles, the deferred refresh cycle will not overlap with the next refresh request.
The DTACK signal is used to hold the LCD controller after the address changes on each word of an LCD
transfer. If DTACK is asserted, the LCD controller will assume a fixed wait-state transfer per the setup
within the LCD controller. The LCD controller will hold as long as DTACK is not asserted.
The PAGE_ACCESS signal from the LCD controller indicates to the DRAM controller and system
integration module that an LCD DMA burst transfer is about to begin. The associated chip-select signal
will hold active throughout the LCD controller’s access cycle. In this mode, the DRAM controller supports
page accesses.
Figure 7-2. LCD Controller and DRAM Controller Interface
DTACK
LCD
DRAM
Address
Data
MD[12:0]
External
Address
Data
PAGE_ACCESS
External
Controller
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68VZ328VF33VR2 | MICROCONTROLLER, PBGA144 |
| MC68VZ328VF33V | MICROCONTROLLER, PBGA144 |
| MC68VZ328CPV33V | MICROCONTROLLER, PQFP144 |
| MC88200RC25 | 32-BIT, MEMORY MANAGEMENT UNIT, CPGA180 |
| MC8DE16G5APP-0XA | FLASH MEMORY DRIVE CONTROLLER, PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68VZ328CVP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328CVPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328PV | 制造商:Motorola Inc 功能描述: |
| MC68VZ328VP | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68VZ328VPR2 | 功能描述:IC MPU 32BIT 144-MAPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。