PIN ASSIGNMENT
CACHE MODULE
112–LEAD CARDEDGE
TOP VIEW
VSS
DQ0
DQ2
DQ4
DQ6
VCC
NC
DQ8
DQ10
DQ12
VSS
DQ14
DQ16
DQ18
DQ20
VCC
DQ22
NC
DQ24
DQ26
VSS
DQ28
DQ30
LA2
LA3
VCC
A4
A6
A8
A10
A12
A14
A16
NC
VSS
DIRTYD
TDQ0
TDQ2
TDQ4
VSS
TDQ6
VALID
TE
TWE
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
VSS
DQ1
DQ3
DQ5
DQ7
VCC
NC
DQ9
DQ11
DQ13
VSS
DQ15
DQ17
DQ19
DQ21
VCC
DQ23
NC
DQ25
DQ27
VSS
DQ29
DQ31
HA2
HA3
VCC
A5
A7
A9
A11
A13
A15
NC
NC
VSS
DIRTYQ
TDQ1
TDQ3
TDQ5
VSS
TDQ7*
TDQ8**
ALE
WE0
VCC
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
VSS
TG
G1
E1
PD1
PD3
NC
VSS
46
47
48
49
50
51
52
53
54
55
56
102
103
104
105
106
107
108
109
110
111
112
VSS
WE1
WE2
WE3
VCC
DIRTYWE
DIRTYE
VCC
G0
E0
PD0
PD2
PD4
VSS
PIN NAMES
A4 – A19
HCA2, HCA3
LCA2, LCA3
ALE
. . . . . . . . . . . . . . . . . . . .
Wx
. . . . . . . . . . . . . . . . . . . . . . . .
E0, E1
. . . . . . . . . . . . . . . . . . . . .
G0, G1
. . . . . . . . . . . . . . . . . . .
DQ0 – DQ31
. . . . . . . . . .
TDQ0 – TDQ8
. . . . . . . . . . .
TWE
. . . . . . . . . . . . . . . . . . . . . . . .
TG
. . . . . . . . . . . . . . . . . . . . . . . .
TE
. . . . . . . . . . . . . . . . . . . . . . . . . .
VALID
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DIRTYWE
. . . . . . . . . . . . . . . . . .
DIRTYE
. . . . . . . . . . . . . . . . . . . . .
DIRTYD
. . . . . . . . . . . . . . . . . . . . . .
DIRTYQ
. . . . . . . . . . . . . . . . . . . . .
PD0 – PD4
. . . . . . . . . . . . . . . . . .
NC
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VCC
. . . . . . . . . . . . . . . . . . . . . .
VSS
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Address Inputs
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . .
. . . . . . . .
Upper Bank Address Inputs
Lower Bank Address Inputs
Address Latch Enable
Byte Write Enable
Bank Chip Enable
Bank Output Enable
Cache Data Input/Output
Tag Data Input/Output
Tag Write Enable
Tag Output Enable
Tag Chip Enable
Valid Bit
Dirty Write Enable
Dirty Chip Enable
Dirty Data Input
Dirty Data Output
Presence Detect
No Connect
+5 V Power Supply
Ground
* No Connect for 32A864, 32A832
** No Connect for 32A764, 32A864, 32A732, 32A832
MCM32A732/764
MCM32A832/864
MCM32A932/964
2
MOTOROLA FAST SRAM
PD4
PD3
PD2
PD1
PD0
Cache
Size
Main
Memory
Max
Module
NC
NC
NC
NC
NC
—
—
No Module
VCC
VCC
VCC
VCC
VCC
VCC
VCC
NC
NC
NC
VCC
VCC
VCC
NC
128KB
16MB
32A732
NC
NC
128KB
32MB
32A832
NC
VCC
NC
NC
128KB
64MB
32A932
VCC
NC
VCC
VCC
VCC
256KB
32MB
32A764
NC
NC
256KB
64MB
32A864
NC
VCC
NC
256KB
128MB
32A964