- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄25642 > MD80C32-36SCD (TEMIC SEMICONDUCTORS) 8-BIT, 36 MHz, MICROCONTROLLER, CDIP40 PDF資料下載
參數(shù)資料
| 型號： | MD80C32-36SCD |
| 廠商： | TEMIC SEMICONDUCTORS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, 36 MHz, MICROCONTROLLER, CDIP40 |
| 文件頁數(shù)： | 250/313頁 |
| 文件大?。?/td> | 4988K |
| 代理商： | MD80C32-36SCD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁當前第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁
41
32000D–04/2011
AVR32
entries in the ITLB. It is IMPLEMENTATION DEFINED whether to use fewer entries.
Impementations with a single unified TLB does not use the IRP field.
ILA - Instruction TLB Lockdown Amount. Specified the number of locked down ITLB entries.
All ITLB entries from entry 0 to entry (ILA-1) are locked down. If ILA equals zero, no entries
are locked down. Implementations with a single unified TLB does not use the ILA field.
DRP - Data TLB Replacement Pointer. Points to the DTLB entry to overwrite when a new
entry is loaded by the tlbw instruction. The DRP field may be updated automatically in an
IMPLEMENTATION DEFINED manner in order to optimize the replacement algorithm. The
DRP field can also be written by software, allowing the exception routine to implement a
replacement algorithm in software. The DRP field is 6 bits wide, allowing a maximum of 64
entries in the DTLB. It is IMPLEMENTATION DEFINED whether to use fewer entries.
Implementations with a single unified TLB use the DRP field to point into the unified TLB.
DLA - Data TLB Lockdown Amount. Specified the number of locked down DTLB or UTLB
entries. All DTLB entries from entry 0 to entry (DLA-1) are locked down. If DLA equals zero,
no entries are locked down.
S - Segmentation Enable. If set, the segmented memory model is used in the translation
process. If cleared, the memory is regarded as unsegmented. The S bit is set after reset.
N - Not Found. Set if the entry searched for by the TLB Search instruction (tlbs) was not
found in the TLB.
I - Invalidate. Writing this bit to one invalidates all TLB entries. The bit is automatically cleared
by the MMU when the invalidate operation is finished.
M - Mode. Selects whether the shared virtual memory mode or the private virtual memory
mode should be used. The M bit determines how the TLB address comparison should be
performed, see Table 5-4 on page 41.
E - Enable. If set, the MMU translation is enabled. If cleared, the MMU translation is disabled
and the physical address is identical to the virtual address. Access permissions are not
checked and no MMU-related exceptions are issued if the MMU is disabled. If the MMU is
disabled, the segmented memory model is used.
5.2.2.6
TLB Accessed Register HI / LO - TLBARHI / TLBARLO
The TLBARHI and TLBARLO register form one 64-bit register with 64 1-bit fields. Each of these
fields contain the Accessed bit for the corresponding TLB entry. The I bit in TLBEHI determines
whether the ITLB or DTLB Accessed bits are read. The Accessed bit is 0 if the page has been
accessed, and 1 if it has not been accessed. Bit 31-0 in TLBARLO correspond to TLB entry 0-
31, bit 31-0 in TLBARHI correspond to TLB entry 32-63. If the TLB implementation contains less
than 64 entries then nonimplemented entries are read as 0.
Note: The contents of TLBARHI/TLBARLO are reversed to let the Count Leading Zero (CLZ)
instruction be used directly on the contents of the registers. E.g. if CLZ returns the value four on
the contents of TLBARLO, then item four is the first unused item in the TLB.
Table 5-4.
MMU mode implied by the M bit
MMode
0
Private Virtual Memory
1
Shared Virtual Memory
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MF280C51-25R | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 |
| MR83C154DCXXX-20/883R | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQCC44 |
| MD80C52XXX-30SHXXX | 8-BIT, MROM, 30 MHz, MICROCONTROLLER, CDIP40 |
| MR80C32-36SC | 8-BIT, 36 MHz, MICROCONTROLLER, CQCC44 |
| MR83C154TXXX-16P883D | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CQCC44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MD80C51 | 制造商:TEMIC 制造商全稱:TEMIC Semiconductors 功能描述:CMOS 0 to 44 MHz Single-Chip 8 Bit Microcontroller |
| MD80C51BH | 制造商:ROCHESTER 制造商全稱:ROCHESTER 功能描述:CMOS SINGLE - CHIP 8-BIT MICROCOMPUTER 64K program Memory Space |
| MD80C51FB | 制造商:Rochester Electronics LLC 功能描述: |
| MD80C86 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS 16-Bit Microprocessor |
| MD80C862 | 制造商:Intel 功能描述:PROCESSOR:MICRO-PROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復。