參數(shù)資料
型號(hào): MK1705A
廠商: IDT, Integrated Device Technology Inc
文件頁(yè)數(shù): 2/6頁(yè)
文件大?。?/td> 0K
描述: IC CLK GEN ATI LOW EMI 8-SOIC
標(biāo)準(zhǔn)包裝: 97
類型: 時(shí)鐘發(fā)生器
PLL:
輸入: 時(shí)鐘
輸出: CMOS
電路數(shù): 1
比率 - 輸入:輸出: 1:1
差分 - 輸入:輸出: 無(wú)/無(wú)
頻率 - 最大: 167MHz
除法器/乘法器: 無(wú)/是
電源電壓: 3 V ~ 5.5 V
工作溫度: 0°C ~ 70°C
安裝類型: 表面貼裝
封裝/外殼: 8-SOIC(0.154",3.90mm 寬)
供應(yīng)商設(shè)備封裝: 8-SOIC
包裝: 管件
MK1705A
ATI LOW EMI CLOCK GENERATOR
SSCG
IDT ATI LOW EMI CLOCK GENERATOR
2
MK1705A
REV E 101308
Pin Assignment
8 pin (150 mil) SOIC
Output Clock Selection Table
Pin Descriptions
External Components
Series Termination Resistor
Clock output traces over one inch should use series
termination. To series terminate a 50
trace (a commonly
used trace impedance), place a 33
resistor in series with
the clock line, as close to the clock output pin as possible.
The nominal impedance of the clock output is 20
.
Decoupling Capacitor
A decoupling capacitor of 0.01F must be connected
between VDD and GND on pins 2 and 3 as close to the chip
as possible.
PCB Layout Recommendations
For optimum device performance and lowest output phase
noise, the following guidelines should be observed.
1) The 0.01F decoupling capacitor should be mounted on
the component side of the board as close to the VDD pin as
ICLK
VDD
GND
S0
CLK
S1
LEE
PD
1
2
3
4
8
7
6
5
S1
pin 6
S0
pin 7
Input/Output
Range
pin 1/pin 4
Frequency Spread
vs. CLK
0
40 to 167 MHz
Center ±1.25%
0
1
60 to 167 MHz
Center ±0.5%
1
0
Test
1
40 to 100 MHz
Center ±1%
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
ICLK
XI
Connect to a clock input as shown in table above.
2
VDD
Power
Connect to +3.3 V or +5 V.
3
GND
Power
Connect to ground.
4
CLK
Output
Clock output equal to input frequency.
5
LEE
Input
Low EMI enable. Turns on the spread spectrum when high. Internal pull-up.
6
S1
Input
Frequency select 1 input. Selects input/output clock range per table above.
Internal pull-up.
7
S0
Input
Frequency select 0 input. Selects input/output clock range per table above.
Internal pull-up.
8PD
Input
Power down. Stops output low when this pin is low. Internal pull-up.
相關(guān)PDF資料
PDF描述
GTC06CF-24-96S CONN PLUG 28POS STRAIGHT W/SCKT
VE-JWM-MZ-F3 CONVERTER MOD DC/DC 10V 25W
ICS9112BF-17LF IC BUFFER ZD HI PERFORM 16-SSOP
MS27484T22B2PC CONN PLUG 85POS STRAIGHT W/PINS
VE-JWM-MZ-F2 CONVERTER MOD DC/DC 10V 25W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MK1705ALF 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 ATI LOW EMI CLOCK GENERATOR RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
MK1705ALFTR 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 ATI LOW EMI CLOCK GENERATOR RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
MK1705ATR 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
MK1705S 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
MK1705STR 功能描述:IC CLK GEN ATI LOW EMI 8-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器,PLL,頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)