- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359167 > MK2049-35SITR 3.3 V Communications Clock PLL PDF資料下載
參數(shù)資料
| 型號(hào)： | MK2049-35SITR |
| 英文描述： | 3.3 V Communications Clock PLL |
| 中文描述： | 3.3伏通信時(shí)鐘鎖相環(huán) |
| 文件頁數(shù)： | 2/11頁 |
| 文件大?。?/td> | 135K |
| 代理商： | MK2049-35SITR |
MK2049-34
3.3 V Communications Clock PLL
MDS 2049-34 C
Integrated Circuit Systems, Inc. 525 Race Street San Jose CA 95126 (408)295-9800tel www.icst.com
2
Revision 121400
Pin Descriptions
Type: XI, XO = crystal connections, I = Input, O = output, P = power supply connection, LF = loop filter
connections
Pin Assignment
20 pin (300 mil) SOIC
1
2
3
4
5
6
7
8
9
16
15
14
13
12
11
VDD
FCAP
VDD
GND
CLK
X2
X1
VDD
GND
GND
CAP1
10
FS3
FS2
FS1
FS0
RES
ICLK
8K
CLK/2
18
17
19
20
CAP2
Number
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
Name
FS1
X2
X1
VDD
FCAP
VDD
GND
CLK
CLK/2
8K
FS2
FS3
ICLK
GND
VDD
CAP1
GND
CAP2
RES
FS0
Type Description
I
Frequency Select 1. Determines CLK input/outputs per tables on page 4.
XO
Crystal connection. Connect to a MHz crystal as shown in the tables on page 4.
XI
Crystal connection. Connect to a MHz crystal as shown in the tables on page 4.
P
Connect to +3.3V.
-
Filter Capacitor. Connect a 1000 pF ceramic capacitor to ground.
P
Connect to +3.3V.
P
Connect to ground.
O
Clock output determined by status of FS3:0 per tables on page 4.
O
Clock output determined by status of FS3:0 per tables on page 4. Always 1/2 of CLK.
O
Recovered 8 kHz clock output.
I
Frequency Select 2. Determines CLK input/outputs per tables on page 4.
I
Frequency Select 3. Determines CLK input/outputs per tables on page 4.
I
Input clock connection. Connect to 8 kHz backplane or MHz clock.
P
Connect to ground.
P
Connect to +3.3V.
LF
Connect the loop filter ceramic capacitors and resistor between this pin and CAP2.
P
Connect to ground.
LF
Connect the loop filter ceramic capacitors and resistor between this pin and CAP1.
-
Connect a 10-200k
resistor to ground. Contact ICS applications dept. at 408-297-1201 for the recommended value for your app.
I
Frequency Select 0. Determines CLK input/outputs per tables on page 4.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MK2049-36SITR | 3.3 V Communications Clock PLL |
| MK2058-01SITR | Communications Clock Jitter Attenuator |
| MK2304S-2 | ZERO DELAY, LOW SKEW BUFFER |
| MK2308-2 | ZERO DELAY LOW SKEW BUFFER |
| MK2703SITR | PLL Audio Clock Synthesizer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MK2049-36 | 制造商:ICS 制造商全稱:ICS 功能描述:3.3 V Communications Clock PLL |
| MK2049-36SI | 功能描述:IC VCXO PLL CLK SYNTH 20-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
| MK2049-36SILF | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 3.3 VOLT COMMUNICA. CLOCK VCXO PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MK2049-36SILFTR | 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 3.3 VOLT COMMUNICA. CLOCK VCXO PLL RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| MK2049-36SITR | 功能描述:IC VCXO PLL CLK SYNTH 20-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時(shí)鐘 輸出:時(shí)鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:* |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。