- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45360 > MPC8343ZQAGDX (FREESCALE SEMICONDUCTOR INC) 32-BIT, 400 MHz, MICROPROCESSOR, PBGA620 PDF資料下載
參數(shù)資料
| 型號： | MPC8343ZQAGDX |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA620 |
| 封裝： | 29 X 29 MM, 2.46 MM HEIGHT, 1 MM PITCH, PLASTIC, BGA-620 |
| 文件頁數(shù)： | 4/92頁 |
| 文件大?。?/td> | 987K |
| 代理商： | MPC8343ZQAGDX |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
MPC8343E PowerQUICC II Pro Integrated Host Processor Hardware Specifications, Rev. 6
12
Freescale Semiconductor
RESET Initialization
Table 7 provides the PLL and DLL lock times.
Input setup time for POR config signals
(CFG_RESET_SOURCE[0:2] and
CFG_CLKIN_DIV) with respect to negation of
PORESET when the MPC8343E is in PCI agent
mode
4—
tPCI_SYNC_IN
1
Input hold time for POR config signals with respect to
negation of HRESET
0—
ns
Time for the MPC8343Eto turn offPOR config signals
with respect to the assertion of HRESET
—4
ns
3
Time for the MPC8343Eto turn onPOR config signals
with respect to the negation of HRESET
1—
tPCI_SYNC_IN
1, 3
Notes:
1. tPCI_SYNC_IN is the clock period of the input clock applied to PCI_SYNC_IN. When the MPC8343E is In PCI
host mode the primary clock is applied to the CLKIN input, and PCI_SYNC_IN period depends on the value of
CFG_CLKIN_DIV. See the MPC8349E Integrated Host Processor Reference Manual Rev. 0 for more details.
2. tCLKIN is the clock period of the input clock applied to CLKIN. It is only valid when the MPC8343E is in PCI host
mode. See the MPC8349E Integrated Host Processor Reference Manual Rev. 0 for more details.
3. POR config signals consists of CFG_RESET_SOURCE[0:2] and CFG_CLKIN_DIV.
Table 7. PLL and DLL Lock Times
Parameter/Condition
Min
Max
Unit
Notes
PLL lock times
—
100
s
DLL lock times
7680
122,880
csb_clk cycles
1, 2
Notes:
1. DLL lock times are a function of the ratio between the output clock and the coherency system bus clock (csb_clk).
A 2:1 ratio results in the minimum and an 8:1 ratio results in the maximum.
2. The csb_clk is determined by the CLKIN and system PLL ratio. See Section 18, “Clocking,” for more information.
Table 6. RESET Initialization Timing Specifications (continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MPC8343EZQAGDX | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA620 |
| MPC8343ECVRADDX | 32-BIT, 266 MHz, MICROPROCESSOR, PBGA620 |
| MPC8343CVRAGDX | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA620 |
| MPC8343CZQAGDX | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA620 |
| MPC8343EVRAGD | 32-BIT, 400 MHz, RISC PROCESSOR, PBGA620 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MPC8347 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MPC8347A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MPC8347CVRADDB | 功能描述:微處理器 - MPU 8347 PBGA NO-PB W/O ENC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MPC8347CVRAGD | 功能描述:IC MPU PWRQUICC II PRO 620-PBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:MPC83xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點:- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MPC8347CVRAGDB | 功能描述:微處理器 - MPU 8347 PBGA NOPB RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。