- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19354 > MSC8113TVT3600V (Freescale Semiconductor)DSP TRI-CORE 431-FCPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MSC8113TVT3600V |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 10/44頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | DSP TRI-CORE 431-FCPBGA |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | StarCore |
| 類型： | SC140 內(nèi)核 |
| 接口： | 以太網(wǎng)，I²C，TDM，UART |
| 時(shí)鐘速率： | 300MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 1.436MB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.10V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 431-BFBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 431-FCPBGA（20x20） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)當(dāng)前第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
MSC8113 Tri-Core Digital Signal Processor Data Sheet, Rev. 1
Electrical Characteristics
Freescale Semiconductor
18
2.5.4
Reset Timing
The MSC8113 has several inputs to the reset logic:
Power-on reset (PORESET)
External hard reset (HRESET)
External soft reset (SRESET)
Software watchdog reset
Bus monitor reset
Host reset command through JTAG
All MSC8113 reset sources are fed into the reset controller, which takes different actions depending on the source of the reset.
The reset status register indicates the most recent sources to cause a reset. Table 10 describes the reset sources.
Internal bus frequency (BLCK)
100/133
DSI clock frequency (HCLKIN)
Core frequency = 300 MHz
Core frequency = 400 MHz
HCLKIN
≤ (min{70 MHz, CLKOUT})
HCLKIN
≤ (min{100 MHz, CLKOUT})
External clock frequency (CLKIN or CLKOUT)
100/133
Table 8. Clock Frequencies
Characteristics
Symbol
300 MHz Device
400 MHz Device
MinMax
CLKIN frequency
FCLKIN
20
100
20
133.3
BCLK frequency
FBCLK
40
100
40
133.3
Reference clock (REFCLK) frequency
FREFCLK
40
100
40
133.3
Output clock (CLKOUT) frequency
FCLKOUT
40
100
40
133.3
SC140 core clock frequency
FCORE
200
300
200
400
Note:
The rise and fall time of external clocks should be 3 ns maximum
Table 9. System Clock Parameters
Characteristic
Min
Max
Unit
Phase jitter between BCLK and CLKIN
—
0.3
ns
CLKIN frequency
20
see Table 8
MHz
CLKIN slope
—3
ns
PLL input clock (after predivider)
20
100
MHz
PLL output frequency (VCO output)
300 MHz core
400 MHz core
800
1200
1600
MHz
CLKOUT frequency jitter1
—
200
ps
CLKOUT phase jitter1 with CLKIN phase jitter of ±100 ps.
—
500
ps
Notes:
1.
Peak-to-peak.
2.
Not tested. Guaranteed by design.
Table 7. Maximum Frequencies
Characteristic
Maximum in MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HWS600-5 | PWR SUP IND 5V 120A SNG OUTPUT |
| HSC43DREF | CONN EDGECARD 86POS .100 EYELET |
| HWS600-24 | PWR SUP IND 24V 27A SNG OUTPUT |
| VE-BTN-CV-F2 | CONVERTER MOD DC/DC 18.5V 150W |
| VJ1206Y151KBAAT4X | CAP CER 150PF 50V 10% X7R 1206 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSC8113TVT3600V | 制造商:Freescale Semiconductor 功能描述:Tri-Core Digital Signal Processor |
| MSC8113TVT4800V | 功能描述:DSP TRI-CORE 431-FCPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| MSC8113TVT4800V | 制造商:Freescale Semiconductor 功能描述:Tri-Core Digital Signal Processor |
| MSC8113-V1 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Tri-Core Digital Signal |
| MSC8120 | 制造商:FOSSE 功能描述:MAINTENANCE ABSORB SOCK |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。