參數(shù)資料
型號: MSM63188A-XXXGS-BK
廠商: LAPIS SEMICONDUCTOR CO LTD
元件分類: 微控制器/微處理器
英文描述: 4-BIT, MROM, 2 MHz, MICROCONTROLLER, PQFP176
封裝: 24 X 24 MM, 0.50 MM PITCH, PLASTIC, LQFP-176
文件頁數(shù): 84/344頁
文件大?。?/td> 1980K
代理商: MSM63188A-XXXGS-BK
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁當前第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁
MSM63182A/184A/188A User’s Manual
Chapter 12
Ports (INPUT, OUTPUT, I/O PORT)
12 – 36
M188A
12.7.3
External interrupt function of port B (External 0 interrupt)
The port B has external 0 interrupt allocated as secondary function.
Individual bits of port B can be
enabled/disabled.
External interrupt generation for port B is triggered by the falling edge of the 128 Hz or 4 kHz time base counter,
which is the sampling clock.
After the port level changes, the interrupt request signal (XI0INT) is output, and the interrupt request flag (QXI0)
is set.
The maximum delay for this sequence is one cycle of the sampling clock (128 Hz or 4 kHz).
External interrupts for port B are set when a level change at any of port B inputs occurs, so each bit of the port
must be read to determine which bit of the port has generated the interrupt.
The interrupt start address for external 0 interrupt is 0014H.
Figure 12-14 shows the equivalent circuit for external 0 interrupt control.
Level change
detect circuit
128 Hz
4 kHz
PBMOD
PBF
PB0IE
PB1IE
PB2IE
PB3IE
PBIE
PB.0
PB.1
PB.2
PB.3
IE0.2
EXI0
to interrupt priority
encoder
IRQ0
IE0
IRQ0.2
QXI0
XI0INT
PB0MD1
PB1MD1
PB2MD1
PB3MD1
PBCON0, PBCON1
Figure 12-14
External 0 Interrupt Control Equivalent Circuit
Figure 12-15 shows the external 0 interrupt generation timing.
(a) PB0MD1 to PB3MD1 = “0” (initial value: inputs with pull-down resistors or high impedance input)
setting
When all PB.0 to PB.3 inputs are at a “L” level
External 0 interrupt is generated when any port B input changes to a “H” level.
When any of PB.0 to PB.3 inputs is at a “H” level
External 0 interrupt is generated when all the port B inputs change to a “L” level.
(b) PB0MD1 and PB1MD1 = “0” and PB2MD1 and PB3MD1 = “1” (PB.0 and PB.1 selected as inputs with
pull-down resistors or high impedance input; PB.2 and PB.3 selected as inputs with pull-up resistors or
high impedance input) setting
When both PB.0 and PB.1 inputs are at a “L” level AND both PB.2 and PB.3 inputs are at a “H”
level
External 0 interrupt is generated when either PB.0 or PB.1 input changes to a “H” level
(alternatively, when either PB.2 or PB.3 input changes to a “L” level).
When either PB.0 or PB.1 input is at a “H” level OR either PB.2 or PB.3 input is at a “L” level
External 0 interrupt is generated when both PB.0 and PB.1 inputs change to a “L” level AND both
PB.2 and PB.3 inputs change to a “H” level.
相關(guān)PDF資料
PDF描述
MSM6351-(DIE)3V 4-BIT, MROM, 0.032768 MHz, MICROCONTROLLER
MSM6351-GS-K1.5V 4-BIT, MROM, 0.032768 MHz, MICROCONTROLLER, PQFP100
MSM6352-XXGS-K 4-BIT, MROM, 3.58 MHz, MICROCONTROLLER, PQFP44
MSM6408-GS-VIK 4-BIT, MROM, MICROCONTROLLER, PQFP44
MSM64152A-XXX 4-BIT, MROM, 0.075 MHz, MICROCONTROLLER, UUC57
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MSM6322 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:PITCH CONTROL LSI FOR THE SPEECH SIGNAL
MSM63238 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:4-Bit Microcontroller with Built-in POCSAG Decoder and Melody Circuit, Operating at 0.9 V (Min.)
MSM6324 功能描述:線性和開關(guān)式電源 60W 24V 2.5A RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓(通道 1):20 V 輸出電流(通道 1):40 A 商用/醫(yī)用: 輸出電壓(通道 2): 輸出電流(通道 2): 安裝風格:Rack 長度: 寬度: 高度:
MSM6338 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:MSM6338
MSM6351 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:Built-in 8 or 5 bit Serial Port and LCD Driver 4-Bit Microcontroller