![](http://datasheet.mmic.net.cn/220000/PEF81913H_datasheet_15505361/PEF81913H_7.png)
PEF 81912/81913
Table of Contents
Page
Data Sheet
2001-03-30
2.4.2.2
2.4.2.3
2.4.2.4
2.4.3
2.4.3.1
2.4.3.2
2.4.3.3
2.4.3.4
2.4.4
2.4.4.1
2.4.4.2
2.4.4.3
2.4.4.4
2.4.5
2.4.6
2.4.7
2.4.7.1
2.4.7.2
2.4.8
2.4.9
2.4.10
2.4.10.1
2.4.10.2
2.4.10.3
2.4.10.4
2.4.10.5
2.4.10.6
2.4.11
2.4.12
2.5
2.5.1
2.5.2
2.5.3
2.5.4
2.5.5
2.5.5.1
2.5.5.2
2.5.5.3
2.5.6
2.5.7
2.6
2.6.1
Access from the μC Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Availability of Maintenance Channel Information . . . . . . . . . . . . . . . . 64
M-Bit Register Access Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Processing of the EOC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
EOC Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
EOC Processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
EOC Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Examples for different EOC modes . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Processing of the Overhead Bits M4, M5, M6 . . . . . . . . . . . . . . . . . . . . 74
M4 Bit Reporting to the μC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
M4 Bit Reporting to State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . 74
M5, M6 Bit Reporting to the μC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Summary of M4, M5, M6 Bit Reporting . . . . . . . . . . . . . . . . . . . . . . . 74
M4, M5, M6 Bit Control Mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Cyclic Redundancy Check / FEBE bit . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Block Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Near-End and Far-End Block Error Counter . . . . . . . . . . . . . . . . . . . 80
Testing Block Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Scrambling/ Descrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
C/I Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
State Machines for Line Activation / Deactivation . . . . . . . . . . . . . . . . . 84
Notation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Standard NT State Machine (IEC-Q / NTC-Q Compatible) . . . . . . . . 86
Inputs to the U-Transceiver: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Outputs of the U-Transceiver: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Description of the NT-States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Simplified NT State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Metallic Loop Termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
U-Transceiver Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
S-Transceiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Line Coding, Frame Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
S/Q Channels, Multiframing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
Data Transfer between IOM-2 and S0 . . . . . . . . . . . . . . . . . . . . . . . . 105
Loopback 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Control of S-Transceiver / State Machine . . . . . . . . . . . . . . . . . . . . . . 105
C/I Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
State Machine NT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
State Machine LT-S Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
S-Transceiver Enable / Disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Interrupt Structure S-Transceiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
HDLC Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Message Transfer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119