PCI Express Chipsets Pi" />
參數(shù)資料
型號： PI6C21200AE
廠商： Pericom
文件頁數(shù)： 7/14頁
文件大?。?/td> 0K
描述： IC 1:12 CLOCK DVR PCI-EX 56TSSOP
產(chǎn)品培訓(xùn)模塊： Total Timing Technology
標準包裝： 35
系列： PCI Express® (PCIe)
類型： 時鐘緩沖器/驅(qū)動器，多路復(fù)用器
PLL： 是
主要目的： PCI Express（PCIe）
輸入： HCSL
輸出： HCSL
電路數(shù)： 1
比率 - 輸入:輸出： 1:12
差分 - 輸入:輸出： 是/是
頻率 - 最大： 400MHz
電源電壓： 3.135 V ~ 3.465 V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 56-TFSOP（0.240"，6.10mm 寬）
供應(yīng)商設(shè)備封裝： 56-TSSOP
包裝： 管件
2
PS8821B
10/14/09
PI6C21200
1:12 Clock Driver for Intel
PCI Express Chipsets
Pin Descriptions
Pin Name
Type
Pin Number
Descriptions
PLL_BW#
Input
1
3.3V LVTTL input for selecting the PLL bandwidth. (High = Low BW)
SRC & SRC#
Input
2, 3
0.7V Differential SRC input from PI6C410B clock synthesizer
OUT[0:9] &
OUT[0:9]#
Output
6, 7, 9, 10, 13, 14, 16, 17,
19, 20, 24, 25, 32, 33,
35, 36, 39, 40, 42, 43
0.7V Differential outputs, geared to the ratio of input clock. Can be
congured to be 1:1 ratio.
OUT[10:11] &
OUT[10:11]#
Output
47, 48, 51, 52
0.7V Differential outputs, geared to the ratio of input clock same as
OUT[0:9]. Can be congured to be 1:1 ratio.
OE_[0:9]#
Input
5, 8, 15, 18, 21, 26, 31,
34, 41, 44
3.3V LVTTL input for enabling outputs, active low. Control each
OUT[0:9] pair.
OE_10#_11#
Input
53
3.3V LVTTL input for enabling outputs, active low. Control each
OUT[10:11] pair.
SA_[0:1]
Input
4, 27
3.3V LVTTL input for selecting the SMBus address
SA_2 / PLL-
BYPASS#
Input
30
3.3V LVTTL input for selecting fan-out of PLL operation, and SMBus
address. 0 = PLL Bypass, 1 = PLL mode
SCLK
Input
29
SMBus compatible SCLOCK input
SDA
I/O
28
SMBus compatible SDATA
IREF
Input
54
External resistor connection to set the differential output current
FS_A
Input
46
3.3V LVTTL inputs for CPU frequency selection
0 = above 200 MHz, 1 = below 200 MHz
VTT_PWRGD#
/ PWRDWN
Input
45
3.3V LVTTL input for Power Down operation, active high
VDD
Power
11, 22, 38, 50
3.3V Power Supply for Outputs
VSS
Ground
12, 23, 37, 49
Ground for Outputs
VSS_A
Ground
55
Ground for PLL
VDD_A
Power
56
3.3V Power Supply for PLL
Serial Data Interface (SMBus)
PI6C21200 is a slave only SMBus device that supports random byte read and write indexed block read and write protocol using a
single 7-bit address and read/write bit as shown below.
SMBus Address Selection by SA_[0:2]
SA_2/
PLLBypass#
SA_1
SA_0
SMBus
Address
PLL
Mode
0
1
0
1
0
1
0
1
0
1
0
1
0
1
D0
D2
D4
D6
D8
DA
DC
DE
Bypass
PLL
09-0003
相關(guān)PDF資料
PDF描述
D38999/24FJ29SA CONN RCPT 29POS JAM NUT W/SCKT
PI6CVF857AE IC PLL CLK DVR DDR-SDRAM 48TSSOP
MAX220CPE IC 2DVR/2RCVR RS-232 5V 16-DIP
NB4N7132DTR2G IC SRL LINK REPLICATR HP 28TSSOP
NB4N1158DTR2G IC LINK REPLICATOR SER 28-TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PI6C21200AEX 功能描述:鎖相環(huán) - PLL 1:12 PCI Express Clock Driver RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
PI6C21200VE 功能描述:鎖相環(huán) - PLL Clock Buffer 3.3V 400MHz RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
PI6C21200VEX 功能描述:鎖相環(huán) - PLL 1:12 PCI Express Clock Driver RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
PI6C212OOVE 制造商:Pericom Semiconductor Corporation 功能描述:1:12 3.3 V Surface Mount Intel PCI Express Chipset Clock Buffer -TSSOP-56
PI6C22405-1HLE 功能描述:鎖相環(huán) - PLL H Spd lo jitt lo skw 1:5 Zero Delay Buff RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*