- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM7380-PI (PMC-SIERRA INC) FRAME ENGINE AND DATA LINK MANAGER 32P672 PDF資料下載
參數(shù)資料
| 型號： | PM7380-PI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
| 中文描述： | 32 CHANNEL(S), 8.192M bps, SERIAL COMM CONTROLLER, PBGA329 |
| 封裝： | 31 X 31 MM, 2.33 MM HEIGHT, PLASTIC, BGA-329 |
| 文件頁數(shù)： | 93/332頁 |
| 文件大?。?/td> | 2520K |
| 代理商： | PM7380-PI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁當(dāng)前第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁
RELEASED
DATA SHEET
PM7380 FREEDM-32P672
ISSUE 5
PMC-1990262
FRAME ENGINE AND DATA LINK MANAGER 32P672
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA,INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
82
or E1 rates and may range up to a maximum clock rate of 51.84 MHz for
TCLK[2:0] and 10 MHz for TCLK[31:3]. The link clock is only active during bit
times containing data to be transmitted and inactive during bits that are to be
ignored by the downstream devices, such as framing and overhead bits. For the
case of two unchannelised links, the maximum link rate is 51.84 MHz. For the
case of more numerous unchannelised links or a mixture of channelised,
unchannelised and H-MVIP links, the total instantaneous link rate over all the
links is limited to 64 MHz.
9.9.1 Line Interface Translator (LIT)
The LIT block translates the information between the 32 physical links and the
Line Interface block. The LIT block performs three functions: data translation,
clock translation and frame pulse generation.
When link 4m (0 m 7) is configured for operation in 8.192 Mbps H-MVIP mode,
the LIT block translates the data arriving from the Line Interface block on links
4m, 4m+1, 4m+2 and 4m+3 onto the 128 time-slot link 4m. The LIT block
translates data arriving from the Line Interface block on link 4m, 4m+1, 4m+2
and 4m+3 onto time-slots 0 through 31, 32 through 63, 64 through 95 and 96
through 127 respectively. When link 4m is configured for operation in 8.192
Mbps H-MVIP mode, outputs TD[4m+3:4m+1] are driven with constant ones.
However, links 4m+1, 4m+2 and 4m+3 must be programmed in the TCAS672
Link Configuration register for 8.192 Mbps H-MVIP operation. When links are
configured for operation in 2.048 Mbps H-MVIP mode, channelised T1/J1/E1
mode or unchannelised mode, the LIT block does not perform any translation on
the link data.
When a link is configured for operation in H-MVIP mode, the LIT block divides
the appropriate clock (TMVCK[n] for 2.048 Mbps H-MVIP and TMV8DC for 8.192
Mbps H-MVIP) by two and provides this divided down clock to the Line Interface
block. When a link is configured for operation in channelised T1/J1/E1 or
unchannelised mode, the LIT block does not perform any translation on the link
clock.
When a link is configured for operation in H-MVIP mode, the LIT block samples
the appropriate frame pulse (TFPB[n] for 2.048 Mbps H-MVIP and TFP8B for
8.192 Mbps H-MVIP) and presents the sampled frame pulse to the Line Interface
block. When a link is configured for operation in channelised T1/J1/E1 or
unchannelised mode, the gapped clock is passed to the LIT block unmodified.
9.9.2 Line Interface
There are 32 identical line interface blocks in the TCAS672. Each line interface
block contains 2 sub-blocks; one supporting channelised T1/J1/E1 streams and
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7381 | Frame Engine and Data Link Manager |
| PM7381-PI | 32 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
| PM7382-PI | FRAME ENGINE AND DATA LINK MANAGER 32P256 |
| PM7382 | Frame Engine and Data Link Manager 32P256 |
| PM7383 | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7381 | 制造商:PMC 制造商全稱:PMC 功能描述:32 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
| PM7381-PI | 制造商:PMC-Sierra 功能描述:FREEDM-32a672 |
| PM7382 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 32P256 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。