
ABM-P
PXF 4336 V1.1
Table of Contents
Page
Data Sheet
10
2001-12-17
7.2.25
7.2.26
7.2.27
7.2.28
7.2.29
7.2.30
7.2.31
7.2.32
7.2.33
PLL Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
ERC Register Access Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
External RAM Test Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 349
ABM-P Version Code Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
Interrupt Status/Mask Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
RAM Select Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
Global ABM-P Status and Mode Registers . . . . . . . . . . . . . . . . . . . . . 372
UTOPIA Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 379
Test Registers/Special Mode Registers . . . . . . . . . . . . . . . . . . . . . . . . 397
8
8.1
8.2
8.3
8.4
8.4.1
8.4.1.1
8.4.1.2
8.4.2
8.4.2.1
8.4.2.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.4.9
8.5
8.6
Electrical Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
Microprocessor Interface Timing Intel Mode . . . . . . . . . . . . . . . . . . . . 403
Microprocessor Write Cycle Timing (Intel) . . . . . . . . . . . . . . . . . . . . 403
Microprocessor Read Cycle Timing (Intel) . . . . . . . . . . . . . . . . . . . . 404
Microprocessor Interface Timing Motorola Mode . . . . . . . . . . . . . . . . 405
Microprocessor Write Cycle Timing (Motorola) . . . . . . . . . . . . . . . . 405
Microprocessor Read Cycle Timing (Motorola) . . . . . . . . . . . . . . . . 406
UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
CPR SSRAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
CSR SDRAM Interface(s) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 415
Boundary-Scan Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416
SPI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
Queue Congestion Interface (QCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
Package Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
9
Test Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 420
10
Package Outlines
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422
11
Glossary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423