- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361238 > Q67101-H5173-A701 (SIEMENS AG) DDC-PLUS-Deflection Controller PDF資料下載
參數(shù)資料
| 型號： | Q67101-H5173-A701 |
| 廠商： | SIEMENS AG |
| 英文描述： | DDC-PLUS-Deflection Controller |
| 中文描述： | DDC的加偏轉(zhuǎn)控制器 |
| 文件頁數(shù)： | 14/39頁 |
| 文件大?。?/td> | 199K |
| 代理商： | Q67101-H5173-A701 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁
SDA 9362
Semiconductor Group
14
1998-02-01
If NSA = 0 (subaddress 01
H
/D5
H
) number of lines per field is selfadaptable between 192
and 680 for each specified H-frequency.
2.5
I
2
C-Bus Control
2.5.1
I
2
C-Bus Address
2.5.2
write:
I
2
C-Bus Format
read:
Reading starts at the last write address n. Specification of a subaddress in reading mode
is not possible.
S:
A:
P:
NA:
An automatical address increment function is implemented.
After switching on the IC, all bits are set to defined states (00
H
) (exception: HDE depends
on pin 33;
see page 17
)
Start condition
Acknowledge
Stop condition
Not acknowledge
1 0 0 0 1 1 0
S 1 0 0 0 1 1 0 0 A
Subaddress
A
Data Byte
A
*****
A
P
S 1 0 0 0 1 1 0 1 A
Status byte
A
Data Byte n
A
*****
NA P
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Q67101-H6788 | ICs for Communications |
| Q67101-H6789 | ICs for Communications |
| Q67101-H6790 | ICs for Communications |
| Q67101-H6791 | ICs for Communications |
| Q67101-H5190 | SRC-Scan Rate Converter SDA9255 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Q67101-H5185-A704 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ADC with Built in Antialiasing filter and Clock generation UnitS |
| Q67101-H5190 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:SRC-Scan Rate Converter SDA9255 |
| Q67101-H5193 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Picture Processor |
| Q67101-H6773 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Joint Audio Decoder-Encoder |
| Q67101-H6788 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
發(fā)布緊急采購，3分鐘左右您將得到回復。