- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361238 > Q67101-H6788 (SIEMENS AG) ICs for Communications PDF資料下載
參數(shù)資料
| 型號(hào)： | Q67101-H6788 |
| 廠商： | SIEMENS AG |
| 英文描述： | ICs for Communications |
| 中文描述： | 通信集成電路 |
| 文件頁數(shù)： | 45/272頁 |
| 文件大?。?/td> | 4055K |
| 代理商： | Q67101-H6788 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當(dāng)前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
SAB 82532/SAF 82532
Microprocessor Interface
Semiconductor Group
45
07.96
Each interrupt indication of registers ISR0, ISR1 and PIS can be selectively masked by
setting the corresponding bit in the corresponding mask registers IMR0, IMR1 and PIM.
Use of these registers depends on the selected serial mode. GIS, the non-maskable
Global Interrupt Status Register serves as pointer to pending channel related interrupts
and universal port interrupts.
Interrupt Polling
After ESCC2 has requested an interrupt by activating its INT pin, the CPU must first read
the Global Interrupt Status Register GIS to identify registers with active interrupt
indications. Reading these registers will reset all activated bits and the corresponding
indication in GIS. If all interrupts are acknowledged (GIS is reset), pin INT goes inactive.
Vectorized Interrupt Structure
After ESCC2 has requested an interrupt by activating its INT pin, the system (CPU or
peripherals) starts the interrupt acknowledge cycle by activating the INTA signal. If the
Intel bus interface mode is selected, the two-pulse ’86 mode is supported. In Motorola
interface mode single pulse acknowledgement is implemented.
Interrupt acknowledge operation is determined by the selected interrupt cascading mode
(IPC register) in conjunction with the Interrupt Enable Signals IE0 and IE1 (refer to
chapter 1.3
,
1.6
, and
10
):
–
Slave Mode
The address of the slave under service has to be provided via inputs IE0 and IE1
during the valid INTA cycle. Interrupt acknowledge is accepted if this address
corresponds to the programmed value (IPC register).
If the ESCC2 is used in single device applications (no other device is present for
interrupt cascading), IE0 and IE1 have to be fixed to a defined level corresponding to
the internally programmed address.
–
Daisy Chaining Mode
IE0 as Interrupt Enable Output and IE1 as Interrupt Enable Input are used to build a
Daisy Chain (refer to
chapter 1.6
). Interrupt acknowledge is accepted if IE1 is active
during the valid INTA cycle. Output IE0 follows the IE1 input. Additionally, IE0 is reset
when INT goes active. During INTA cycles activation of pin INT is prohibited.
If interrupt acknowledge is accepted in one of the above modes, the ESCC2 generates
an interrupt vector which is output on D0-D7 of the data bus independent of the selected
bus interface mode. All interrupt sources are organized in 8 groups with fixed priority
(refer to
figure 20
).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Q67101-H6789 | ICs for Communications |
| Q67101-H6790 | ICs for Communications |
| Q67101-H6791 | ICs for Communications |
| Q67101-H5190 | SRC-Scan Rate Converter SDA9255 |
| Q67101-H6773 | Replaced by UCC2897A : Current Mode Active Clamp PWM Controller 20-TSSOP -40 to 105 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Q67101-H6789 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| Q67101-H6790 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| Q67101-H6791 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| Q67101-H6864 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Joint Audio Decoder-Encoder for Analog Videophone JADE AN |
| Q67103-H6594 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Memory Time Switch Extended Large MTSXL |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。