- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372109 > SAA3323 (NXP Semiconductors N.V.) Drive processor for DCC systems PDF資料下載
參數(shù)資料
| 型號(hào)： | SAA3323 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Drive processor for DCC systems |
| 中文描述： | 戴納信貸驅(qū)動(dòng)處理器的系統(tǒng) |
| 文件頁數(shù)： | 3/56頁 |
| 文件大?。?/td> | 274K |
| 代理商： | SAA3323 |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
May 1994
3
Philips Semiconductors
Preliminary specification
Drive processor for DCC systems
SAA3323
BLOCK DIAGRAM
Fig.1 Block diagram.
(1) FIR = Finite Impulse-Response.
(2) IIR = Infinite Impulse-Response.
handbook, full pagewidth
DIGITAL-
TO-ANALOG
CONVERTER
MLB761
SAA3323
PHASE
LOCKED
LOOP
ZERO
CROSSING
FIR
(1)
IIR
(2)
AUXILIARY
ENVELOPE
DETECTION
ANALOG
TO-DIGITAL
CONVERTER
TAPE
INPUT
BUFFER
ERROR
CORRECTOR
RAM
INTERFACE
INTERNAL DATA BUS
SUB-BAND
I S
INTERFACE
SBWS
SBCL
TAPE
OUTPUT
BUFFER
CONTROL
INTERFACE
8
11
6
EQUALIZER
MODULE
SBDA
SBEF
SBMCLK
SBDIR
D
A
A
W
O
P
P
P
L
L
L
L3DATA
SLEEP
L3REF
RESET
URDA
SPEED
RDMUX
BIAS
RDSYNC
ANAEYE
WDATA
TCLOCK
Vref(p)
Vref(n)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA3323GP | Drive processor for DCC systems |
| SAA3323H | Drive processor for DCC systems |
| SAA3500H | Digital audio broadcast channel decoder |
| SAA4700T | VPS dataline processor |
| SAA4700 | VPS dataline processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA3323GP | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Drive processor for DCC systems |
| SAA3323H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Drive processor for DCC systems |
| SAA33299003 | 制造商:LG Corporation 功能描述:S/W,Firmware |
| SAA33308202 | 制造商:LG Corporation 功能描述:S/W,Firmware |
| SAA33333703 | 制造商:LG Corporation 功能描述:S/W,Firmware |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。