- 您現在的位置：買賣IC網 > PDF目錄8974 > SI5338B-A-GM (Silicon Laboratories Inc)IC CLK GEN QUAD 350MHZ 24-QFN PDF資料下載
參數資料
| 型號： | SI5338B-A-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數： | 43/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GEN QUAD 350MHZ 24-QFN |
| 標準包裝： | 490 |
| 系列： | MultiSynth™ |
| 類型： | 時鐘發(fā)生器 |
| PLL： | 是 |
| 輸入： | CML，HCSL，HSCL，LVDS，LVPECL，晶體 |
| 輸出： | CMOS，HCSL. HSTL. LVDS. LVPECL. SSTL |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 2:4 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 350MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-VFQFN 裸露焊盤 |
| 供應商設備封裝： | 24-QFN（4x4） |
| 包裝： | 托盤 |
| 產品目錄頁面： | 628 (CN2011-ZH PDF) |
| 配用： | 336-1747-ND - KIT PROG FIELD SI5338/4/0 336-1556-ND - BOARD EVALUATION SI5338 |
| 其它名稱： | 336-1554-5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁
Si5338
8
Rev. 1.3
Table 6. Input and Output Clock Characteristics
(VDD = 1.8 V –5% to +10%, 2.5 V ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Input Clock (AC Coupled Differential Input Clocks on Pins IN1/2, IN5/6)1
Frequency
fIN
5—
710
MHz
Differential Voltage
Swing
VPP
710 MHz input
0.4
—
2.4
VPP
Rise/Fall Time2
tR/tF
20%–80%
—
1.0
ns
Duty Cycle
DC
< 1 ns tr/tf
40
—
60
%
Duty Cycle
DC
(PLL bypass)3
< 1 ns tr/tf
45
—
55
%
Input Impedance1
RIN
10
—
k
Input Capacitance
CIN
—3.5
—
pF
Input Clock (DC-Coupled Single-Ended Input Clock on Pins IN3/4)
Frequency
fIN
CMOS
5
—
200
MHz
Input Voltage
VI
–0.1
—
3.73
V
Input Voltage Swing
200 MHz
0.8
—
VDD+10%
Vpp
Rise/Fall Time4
tR/tF
10%–90%
—
4
ns
Rise/Fall Time4
tR/tF
20%–80%
—
2.3
ns
Duty Cycle5
DC
< 4 ns tr/tf
40
—
60
%
Input Capacitance
CIN
—2.0
—
pF
Output Clocks (Differential)
Frequency6
fOUT
LVPECL, LVDS,
CML
0.16
—
350
MHz
367
—
473.33
MHz
550
—
710
MHz
HCSL
0.16
—
250
MHz
Notes:
1. Use an external 100
resistor to provide load termination for a differential clock. See Figure 3.
2. For best jitter performance, keep the midpoint differential input slew rate on pins 1,2,5,6 faster than 0.3 V/ns.
3. Minimum input frequency in clock buffer mode (PLL bypass) is 5 MHz. Operation to 1 MHz is also supported in buffer
mode, but loss-of-signal (LOS) status is not functional.
4. For best jitter performance, keep the mid point input single ended slew rate on pins 3 or 4 faster than 1 V/ns.
5. Not in PLL bypass mode.
6. Only two unique frequencies above 350 MHz can be simultaneously output, Fvco/4 and Fvco/6. See "3.3. Synthesis
7. CML output format requires ac-coupling of the differential outputs to a differential 100
load at the receiver.
8. Includes effect of internal series 22
resistor.
相關PDF資料 |
PDF描述 |
|---|---|
| MS3450W28-21SY | CONN RCPT 37POS WALL MNT W/SCKT |
| MS3450W28-21SX | CONN RCPT 37POS WALL MNT W/SCKT |
| LTC2641IS8-16#PBF | IC DAC 16BIT VOUT 8-SOIC |
| MS3450W28-21SW | CONN RCPT 37POS WALL MNT W/SCKT |
| LTC2641IMS8-16#PBF | IC DAC 16BIT VOUT 8-MSOP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SI5338B-A-GMR | 功能描述:時鐘發(fā)生器及支持產品 I2C-program Clk gen 0.16 - 350 MHz RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5338B-B00199-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Bulk |
| SI5338B-B00199-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Tape and Reel |
| SI5338B-B00200-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Bulk |
| SI5338B-B00200-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。