- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2109 > SI5375B-A-GL (Silicon Laboratories Inc)IC CLK GEN/JITTER ATTEN 80LBGA PDF資料下載
參數(shù)資料
| 型號： | SI5375B-A-GL |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 9/54頁 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN/JITTER ATTEN 80LBGA |
| 標準包裝： | 240 |
| 系列： | DSPLL® |
| 類型： | 時鐘發(fā)生器，漂移衰減器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 4:4 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 808MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 2.75 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 80-LBGA |
| 供應(yīng)商設(shè)備封裝： | 80-BGA（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | 336-2045 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
Si5375
Rev. 1.0
17
5.5. Reference Oscillator Selection
Care should be taken during the selection of the external oscillator that is connected to the OSC_P and OSC_N
pins. There is no jitter attenuation from the OSC reference inputs to the output; so, to achieve low output jitter, a
low-jitter reference OSC must be used. Also, the output drift during holdover will be the same as the drift of the
OSC reference. For example, a Stratum 3 application will require an OSC reference source that has Stratum 3
stability (though Stratum 3 accuracy is not required).
The OSC frequency can be any value from 109 to 125.5 MHz. See the RATE_REG (reg 2) description. Alternately,
for applications with less demanding jitter requirements, the OSC frequency can be in the range from 37 to
41 MHz. For applications that use Free Run mode, the freedom to use any OSC frequency within these bands can
be used to select an OSC frequency that has an integer relationship to the desired output frequency, which will
make it easier to find a high-performance frequency plan.
If Free Run is not being used, an OSC frequency that is not integer-related to the output frequency is preferred. A
recommended choice for an external oscillator is the Silicon Labs 530HB121M109DG, which is a 2.5 V, CML
device with a temperature stability of 20 ppm. It was used to take the typical phase noise plot on page 14. For more
details and a more complete discussion of these topics, see the Si53xx Reference Manual.
5.6. Alarms
To assist in the programming of the IRQ_n pins, refer to the below diagram of the Si5375 alarm structure.
Figure 6. Si5375 Alarm Structure
INT_POL
E
IRQ_n
IRQ_PIN
in
out
Sticky
Write 0
to clear
LOL_INT
LOL_FLG
LOL_MSK
in
out
Sticky
Write 0
to clear
LOS1_INT
LOS1_FLG
LOS1_MSK
in
out
Sticky
Write 0
to clear
LOSx_INT
LOSX_FLG
LOSX_MSK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI8241CB-B-IS1 | IC AUDIO DRIVER PWM 16-SOIC |
| SKY72300-21 | IC SYNTHESIZER 2.1GHZ 28-EPTSSOP |
| SKY72300-362 | IC SYNTHESIZER 2.1GHZ 24QFN |
| SKY72301-22 | IC SYNTHESIZER 1GHZ 28-EPTSSOP |
| SKY72310-362 | IC SYNTHESIZER 2.1GHZ 24QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Si5375-EVB | 功能描述:時鐘和定時器開發(fā)工具 QUAD DSPLL 4IN/4OUT CLOCK EVAL KIT RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5376B-A-BL | 制造商:Silicon Laboratories Inc 功能描述:QUAD DSPLL JITTER ATTENUATING CLOCK, - Trays 制造商:Silicon Laboratories Inc 功能描述:IC CLK GEN/JITTER ATTEN 80PBGA |
| SI5376B-A-GL | 制造商:Silicon Laboratories Inc 功能描述:QUAD DSPLL JITTER ATTENUATING CLOCK, - Trays 制造商:Silicon Laboratories Inc 功能描述:IC CLK GEN/JITTER ATTEN 80PBGA 制造商:Silicon Laboratories Inc 功能描述:Phase Locked Loops - PLL QuadDSPLL 8 In/Outpt (2 kHz-808 MHz) |
| SI5380A-B-GM | 功能描述:IC CLOCK GEN TO 1.47456GHZ 64QFN 制造商:silicon labs 系列:- 包裝:托盤 零件狀態(tài):有效 類型:* PLL:是 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:CML，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:5:12 差分 - 輸入:輸出:是/是 頻率 - 最大值:1.47GHz 分頻器/倍頻器:是/無 電壓 - 電源:1.71 V ~ 3.47 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-VFQFN 裸露焊盤 供應(yīng)商器件封裝:64-QFN（9x9） 標準包裝:260 |
| SI5380A-D-GM | 功能描述:BASE/BLANK PROTOTYPING DEVICE:UL 制造商:silicon labs 系列:- 包裝:托盤 零件狀態(tài):新產(chǎn)品 類型:* PLL:是 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:CML，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:5:12 差分 - 輸入:輸出:是/是 頻率 - 最大值:1.47GHz 分頻器/倍頻器:是/無 電壓 - 電源:1.71 V ~ 3.47 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-VFQFN 裸露焊盤 供應(yīng)商器件封裝:64-QFN（9x9） 標準包裝:260 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。