- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2017 > SL28610BLIT (Silicon Laboratories Inc)IC CLK ATOM POULSBO PCIE 48QFN PDF資料下載
參數(shù)資料
| 型號： | SL28610BLIT |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 19/23頁 |
| 文件大小： | 0K |
| 描述： | IC CLK ATOM POULSBO PCIE 48QFN |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 類型： | 時鐘/頻率發(fā)生器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服務(wù)器 |
| 輸入： | 時鐘，晶體 |
| 輸出： | HCSL，LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:9 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 200MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應(yīng)商設(shè)備封裝： | * |
| 包裝： | * |
SL28610
........................ DOC #: SP-AP-0078 (Rev. 1.0) Page 5 of 23
Control Registers
Byte 0: Control Register 0
Bit
@Pup
Name
Description
7
1
PLL1_EN
PLL1 Enable
0 = Disabled, 1 = Enabled
6
1
PLL2_EN
PLL2 Enable
0 = Disabled, 1 = Enabled
5
1
PLL3_EN
PLL3 Enable
0 = Disabled, 1 = Enabled
4
0
RESERVED
3
1
CPU_DIV
CPU Output Divider Enable
0 = Disabled, 1 = Enabled
2
1
PCIe_DIV
PCIe Output Divider Enable
0 = Disabled, 1 = Enabled
1
LCD_DIV
LCD Output Divider Enable
0 = Disabled, 1 = Enabled
0
1
DOT96_DIV
DOT96 Output Divider Enable
0 = Disabled, 1 = Enabled
Byte 1: Control Register 1
Bit
@Pup
Name
Description
7
1
PLL1_Spread _EN
PLL1 Spread Enable
0 = Disabled, 1 = Enabled
6
1
PLL3_Spread _EN
PLL3 Spread Enable
0 = Disabled, 1 = Enabled
5
0
PLL3_CFB2
PLL3 Spread Spectrum Select
PLL3_CFB[2:0]
000 = -%0.5 (Down Spread) - Default
001 = -%1.0, DS
010 = -%1.5, DS
011 = -% 2.0, DS
100 = %+0.30 (Center Spread)
101 = %+0.50, CS
110 = %+1.00, CS
111 = %+1.25, CS
4
0
PLL3_CFB1
3
0
PLL3_CFB0
2
0
RESERVED
1
0
RESERVED
0
RESERVED
Byte 2: Control Register 2
Bit
@Pup
Name
Description
7
1
CPU0_OE
Output enable for CPU0
0 = Output Disabled, 1 = Output Enabled
6
1
CPU1_OE
Output enable for CPU1
0 = Output Disabled, 1 = Output Enabled
5
1
CPU2_OE
Output enable for CPU2
0 = Output Disabled, 1 = Output Enabled
4
1
PCIe0_OE
Output enable for PCIe0
0 = Output Disabled, 1 = Output Enabled
3
1
PCIe1_OE
Output enable for PCIe1
0 = Output Disabled, 1 = Output Enabled
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SL28647CLCT | IC CLOCK CK505 DIFF PAIR 72QFN |
| SL28748ELIT | IC CLOCK CALPELLA CK505 32QFN |
| SL28770ELI | IC CLOCK CALPELLA CK505 32QFN |
| SL28773ELI | IC CLOCK CK505 PCIE INTEL 32QFN |
| SL28774ELIT | IC CLOCK CK505 CALPELLA 32QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SL28610BLITR | 制造商:Silicon Laboratories Inc 功能描述: |
| SL28647BLC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28647BLCT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28647CLC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28647CLCT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Montevina RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。