- 您現(xiàn)在的位置：買賣IC網 > PDF目錄9619 > SL28773ELIT (Silicon Laboratories Inc)IC CLOCK CK505 PCIE INTEL 32QFN PDF資料下載
參數(shù)資料
| 型號： | SL28773ELIT |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 4/21頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK CK505 PCIE INTEL 32QFN |
| 標準包裝： | 2,500 |
| 系列： | EProClock® |
| 類型： | 時鐘/頻率發(fā)生器，多路復用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服務器 |
| 輸入： | 晶體 |
| 輸出： | HCSL，LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:9 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 133MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應商設備封裝： | * |
| 包裝： | * |
SL28773
......................Document #: 001-08400 Rev ** Page 12 of 21
CPU_STP# Assertion
The CPU_STP# signal is an active LOW input used for
synchronous stopping and starting the CPU output clocks
while the rest of the clock generator continues to function.
When the CPU_STP# pin is asserted, all CPU outputs that are
set with the SMBus configuration to be stoppable are stopped
within two to six CPU clock periods after sampled by two rising
edges of the internal CPUC clock. The final states of the
stopped CPU signals are CPUT = HIGH and CPUC = LOW.
CPU_STP# Deassertion
The deassertion of the CPU_STP# signal causes all stopped
CPU outputs to resume normal operation in a synchronous
manner. No short or stretched clock pulses are produced when
the
clock
resumes.
The
maximum
latency
from
the
deassertion to active outputs is no more than two CPU clock
cycles.
Figure 4. Power Down Deassertion Timing Waveform
Figure 5. CKPWRGD Timing Diagram
CPU_STP#
CPUT
CPUC
Figure 6. CPU_STP# Assertion Waveform
相關PDF資料 |
PDF描述 |
|---|---|
| HIN208CB-T | IC 4DRVR/4RCVR RS232 5V 24-SOIC |
| HIN208CB | IC 4DRVR/4RCVR RS232 5V 24-SOIC |
| HIN207EIB-T | IC 5DRVR/3RCVR RS232 5V 24-SOIC |
| HIN207EIB | IC 5DRVR/3RCVR RS232 5V 24-SOIC |
| HIN207ECB-T | IC 5DRVR/3RCVR RS232 5V 24-SOIC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SL28774ELC | 功能描述:時鐘發(fā)生器及支持產品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28774ELCT | 功能描述:時鐘發(fā)生器及支持產品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28774ELI | 功能描述:時鐘發(fā)生器及支持產品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28774ELIT | 功能描述:時鐘發(fā)生器及支持產品 Shrink CK505 for Calpella platforms RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28779ELC | 功能描述:時鐘發(fā)生器及支持產品 Calpella IrnLk JpFrt Ibex Pk Add USB28748 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。