- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98147 > ST92R195C9 (STMICROELECTRONICS) 16-BIT, 24 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | ST92R195C9 |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 24 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | PLASTIC, QFP-80 |
| 文件頁數(shù)： | 161/208頁 |
| 文件大小： | 2312K |
| 代理商： | ST92R195C9 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁當(dāng)前第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
56/208
ST92R195C - EXTERNAL MEMORY INTERFACE (EXTMI)
EXTERNAL MEMORY SIGNALS (Cont’d)
4.2.2 RWN
Read/Write (Output, Active low) identifies the type
of memory cycle: memory read cycle or a memory
write cycle. It is defined at the beginning of each
memory cycle and it remains stable until the fol-
lowing memory cycle. RWN is released in high-im-
pedance during bus acknowledge cycle or under
processor control by setting the HIMP bit (MOD-
ER.0, R235.0).
The behaviour of this signal is affected by the fol-
lowing register bits:
– The MC bit in register EMR1 (R245.6, Page 15h)
If bit MC is reset, RWN acts as follows: RWN="1"
indicates a read memory cycle, RWN="0" indi-
cates a write memory cycle.
If bit MC is set, RWN becomes WEN (Write EN-
able): it is forced to "1" during external read op-
erations but follows the ST9 DSN behaviour
during external write operations.
– The ETO bit in register EMR1 (R245.2, Page
15h)
If bit ETO is reset or internal memory protection
enabled, the RWN pin toggles only if an external
memory access is performed.
If bit ETO is set and internal memory protection
disabled, the RWN pin toggles during both inter-
nal and external memory accesses.
– The BSZ bit in register EMR1 (R245.1, Page
15h): This bit forces the pin in High Impedance.
4.2.3 DAT[7:0]
DAT[7:0] bus (Input/Output, Push-Pull when out-
put). This bus is used as the External Memory in-
terface bidirectional Data bus. It may also act as a
multiplexed Address / Data bus providing AD-
DR[7:0] and DAT[7:0]. The multiplexed mode is
not recommended as the Address bus is provided
through a separate address bus.
The behaviour of this bus is affected by the follow-
ing external memory dedicated register bits:
– The NMB bit of register EMR1 (R245.3, Page
15h)
When bit NMB is set, the DAT[7:0] bus enters in
a Non-Multiplexed Bus mode where the bus han-
dles only the data and is released in high-imped-
ance whenever it should have output addresses.
It is recommended to keep the NMB control bit
forced to "1".
– The ETO bit in register EMR1 (R245.2, Page
15h)
If bit ETO is reset or internal memory protection
enabled, the DAT[7:0] pins toggle only if an ex-
ternal memory access is performed.
If bit ETO is set and internal memory protection
disabled, the DAT[7:0] pins toggle during both in-
ternal and external memory accesses.
The BSZ bit in register EMR1 (R245.1, Page 15h):
This bit forces the pin in high impedance.
4.2.4 ADDR(15:0]
ADDR[15:0] (Output, Push-Pull) is the External
Memory interface Address bus.
– The NMB bit in register EMR1 (R245.3, Page
15h): no action on ADDR[15:0]
– The ETO bit in register EMR1 (R245.2, Page
15h): no action on ADDR[15:0]
– The BSZ bit in register EMR1 (R245.1, Page
15h): This bit forces the pin in High Impedance.
4.2.5 MMU[5:0]
MMU[5:0] (Output, Push-Pull) is the External
Memory interface Extended Address bus.
– The NMB bit in register EMR1 (R245.3, Page
15h): no action on MMU[5:0]
– The ETO bit in register EMR1 (R245.2, Page
15h): no action on MMU[5:0]
– The BSZ bit in register EMR1 (R245.1, Page
15h): This bit forces the pin to high impedance.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STA2058 | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP64 |
| STCD1020RDG6E | PLL BASED CLOCK DRIVER, PDSO8 |
| STCD23300F35F | 2330 SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PBGA12 |
| STCD23100F35F | 2310 SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PBGA12 |
| STCL1120YBFCWY5 | 12 MHz, OTHER CLOCK GENERATOR, PDSO5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST92T141K4B6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T141K4M6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T163R4T1 | 功能描述:8位微控制器 -MCU OTP EPROM 20K USB/I2 RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T196/JAP | 制造商:STMicroelectronics 功能描述: |
| ST92T96N9B1/AIN | 制造商:STMicroelectronics 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。