- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98147 > ST92R195C9 (STMICROELECTRONICS) 16-BIT, 24 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | ST92R195C9 |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 24 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | PLASTIC, QFP-80 |
| 文件頁數(shù)： | 76/208頁 |
| 文件大?。?/td> | 2312K |
| 代理商： | ST92R195C9 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁
167/208
ST92R195C - VPS & WSS SLICER
VPS & WSS SLICER (Cont’d)
8.8.2 General Operation
The VPS/WSS Slicer implements the following
features:
Wide Screen Signalling (WSS) follows the pro-
posed ETSI standard providing advanced televi-
sion features such as aspect ratio and format us-
ing 14 Bits of information extracted from Half Line
23, Field 1.
Video Programming System (VPS) follows the in-
dustry standard for VPS using 5 bytes of informa-
tion extracted from Line 16, on Field 1 (bytes 5, 11
to 14).
The input signals are treated internally by the sys-
tem as follows:
– Data: the serial data from the analog video input
is converted to serial digital data for digital
processing.
– WSS window/VPS window. For the VPS signal
treatment, the analog video signal is taken from
the CVBS1 pin after its amplification through the
programmable amplifier. For the WSS signal
treatment, the video signal is taken from the
CVBS2 pin directly. The CVBS2 pin is AC driven
through a 150pF capacitor.
– VSync: The system also receives the sync sig-
nals from the video input pin. This signal con-
tains the information telling exactly which line
and field is being processed. This is performed
in the Sync Extractor Cell with its outputs deliv-
ered to the VPS/WSS cell.
8.8.2.1 Analog Input stage
The data slicer determines the average amplitude
of the input data stream and references a compa-
rator at this value. The average amplitude is ac-
complished by AC coupling the video input signal
into the slicer cell and gating the bias circuits dur-
ing the active bi-phase signal.
8.8.2.2 Video Input Specification
The composite video baseband signal (CVBS) in-
put is 1 VPP +/- 6dB from the bottom of sync to
100IRE video for both CVBS1 (VPS path) and
CVBS2 (WSS path). The polarity of the video is
negative going sync.
8.8.2.3 Digital Decoder
The digital decoder uses the 5MHz clock as the
main timing reference and the digital outputs from
the sync and data slicer as the signal inputs. The
data for both VPS and WSS are transmitted with a
reference of 5 MHz clock with the same phase.
The serial digital data coming out of the data slicer
is first sampled at 5 MHz, this oversamples the
2.5Mbits/sec enough to process the signal under
normal conditions. The samples are then digitally
processed.
The bi-phase code is checked on both sides of the
signal with respect to a timing delay to detect er-
rors.
8.8.2.4 Framing Code and Data Check
If the framing code is recognized, the data is fur-
ther processed and a flag is set.
The data is then processed for biphase errors. If
the data is not defective, bits ERB1..5 remain at 0
and the data is stored. If the data is in error, bits
ERB1..5 are set by hardware. These bits must be
cleared by the user before the next framing code.
If a framing code is not recognized, the data is not
stored , the flag remains at 0 (VFRMVPS bit in the
VPSSR register) and the slicer waits for the next
VPS/WSS window.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STA2058 | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP64 |
| STCD1020RDG6E | PLL BASED CLOCK DRIVER, PDSO8 |
| STCD23300F35F | 2330 SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PBGA12 |
| STCD23100F35F | 2310 SERIES, LOW SKEW CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PBGA12 |
| STCL1120YBFCWY5 | 12 MHz, OTHER CLOCK GENERATOR, PDSO5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST92T141K4B6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T141K4M6 | 功能描述:8位微控制器 -MCU OTP EPROM 16K SPI RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T163R4T1 | 功能描述:8位微控制器 -MCU OTP EPROM 20K USB/I2 RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| ST92T196/JAP | 制造商:STMicroelectronics 功能描述: |
| ST92T96N9B1/AIN | 制造商:STMicroelectronics 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。